美国标准机载计算机AN／AYK14分析及应用研究

系统地介绍了美国海军标准机载计算机AN／AYK-14的系统结构与组成，重点讨论了AN／AYK-14的发展历程和改进情况，揭示了美国标准机载计算机向开放式结构发展的方向，最后对AN／AYK-14的应用情况进行了简介。     

PowerPC桥/存储器控制器FPGA验证平台的设计

针对PowerPC桥/存储器控制器功能逻辑的验证需求,采用软硬件协同测试的方法构建基于FPGA的逻辑功能验证平台.通过采用激励-响应的功能测试方法和无缝移植嵌入式操作系统、应用程序的软件测试方法,对待测逻辑功能进行差错验证.实践表明,该验证平台的调试方式全面,故障定位准确,有效提高验证效率,缩短开发周期.     

空间DSP信息处理系统存储器SEU加固技术研究

当前以高性能DSP为核心的信息处理系统被广泛应用于空间飞行器电子系统 中。DSP系统为实现大数据量信息处理,通常需要扩展其外部存储器。而存储器件在空间应 用中容易发生单粒子翻转（SEU：Single Event Upset）,使得存储器件中数据发生改变, 从而导致系统计算结果错误,甚至可能导致系统功能失效。在介绍信息处理系统存储器件SE U机理的基础上,针对DSP信息处理系统存储器的结构特点,提出了一种基于“反熔丝型PROM +TMR加固设计FLASH+EDAC加固设计SRAM”结构的存储器SEU加固设计方案,并进行了原型实 现。实验分析表明该设计具有较好的抗SEU性能和较强的实时性,可以为同类型的空间信息 处理系统设计提供参考。
     

赛灵思静态随机存储器型FPGA单粒子翻转检测

以XILINX XC2V3000现场可编程门阵列（FPGA）为例,分别通过ICAP和Selectmap接口对配置存储器进行回读检测,并通过局部动态重构的方法实现了故障注入,对单粒翻转（SEU）检测方法进行验证。结果证明回读与重配置是进行FPGA抗SEU设计的有效方法。     

一种基于切比雪夫插值的联想记忆系统

提出了一种基于切比雪夫插值的高阶联想记忆系统(TI-AMS),能提供对任意阶多变量多项式函数的无误差逼近.切比雪夫插值的近似于最优一致逼近的性质从理论上保证了对任意连续函数的全局逼近精度.特别在对一些不连续函数(如矩形脉冲函数)的逼近中也有其它AMS无法比拟的优势.理论分析和数值模拟表明,该系统具有计算简单、学习精度高、收敛速度快、总的存储单元空间较小等优点.可广泛应用于图像压缩、模式识别、及高精度实时智能控制等领域.      

数字射频存储器在雷达干扰中的应用

论述了数字射频存储器(DRFM)技术在雷达对抗中的作用和重要性,介绍了DRFM的原理。给出了应用DRFM进行雷达干扰的几种干扰方式。     

一种新型低功耗SRAM读写辅助电路设计

针对低电压下静态随机存储器（SRAM）出现的读写性能损失的问题,设计了一种应用于低功耗SRAM的两步控制（DSC）的字线电压辅助电路技术,可以同时实现读和写辅助的功能,降低SRAM的最小工作电压从而降低功耗。写辅助通过字线开启前段的字线过驱（WLOD）实现,提高写数据速度和写阈值（WM）;读辅助通过字线开启后段的字线欠驱（WLUD）实现,降低静态噪声,提高稳定性。通过在28 nm互补金属氧化物半导体（CMOS）工艺下,对256 Kbit SRAM进行前仿和后仿仿真验证,结果表明相比于传统结构,应用DSC字线电压技术的SRAM的最小工作电压降低100 mV,写时间减小10%,静态功耗降低30%,版图面积增大4%。      

Co/NM/FM(NiFe and Co)纳米多层膜的层间耦合效应

巨磁电阻自旋阀多层膜作为磁敏传感器材料与磁随机存储器(MRAM)材料，具有高的可靠性与灵敏度，在航空航天等高科技领域有着极大的应用前景。研究多层膜各层间的耦合效应与各层厚度、磁学性能之间的内在关系，对提高自旋阀的巨磁电阻效应、磁灵敏性等具有重要的作用。本研究采用磁控溅射沉积制备了(Cu／Co、Cu／NiFe，Ta／NiFe双层膜与Co／Cu／Co、Co／Cu／NiFe、Co／Ta／NiFe)三明治结构薄膜。采用振动样品磁强计对薄膜磁性、四探针法对薄膜磁阻性能进行了测试研究，采用洛仑兹电子显微镜法观察了薄膜的磁畴结构。研究结果表明，层间耦合效应不仅与非磁性中间层的厚度相关，而且与中间层材料的特性相关。磁阻与磁畴观察均表明层间耦合效应随中间层厚度的增加而减小，而Cu作为中间层的多层膜的层间耦合大于Ta作为中间层的层间耦合。     

星载高速海量存储系统的并行RS纠错方法

针对在使用新型商用存储器构建航天器海量存储系统的过程中,高速、海量数据传输与SEU导致的数据错误之间的矛盾,提出了1种新的存储数据校验方法--并行RS纠错来解决这个矛盾.该方法采用并行Rs编解码电路取代传统的基于移位寄存器的串行电路,可在1个时钟周期内完成编、解码运算,纠正SEU引起的单字节错误.在75MHz的时钟频率下达到4.8Gbps的传输速度,满足高速海量存储系统的要求.