20吨振动试验系统研制成功

2009年10月，北京强度环境研究所研制的20吨振动试验系统通过了用户组织的现场验收评审。经与会专家现场测试验收，一致认为：试验系统的各项技术指标满足技术合同中的要求，技术文件完整，同意通过验收评审。     

基于FPGA实现的QPSK调制器的设计

QPSK(正交相移键控)广泛应用于卫星通信、移动通信等领域,它具有抗噪声能力强、频带利用率高以及易于硬件实现等优点。基于FPGA实现的QPSK调制器具有开发周期短、节省成本、可移植性好、集成度高等优势。整个系统的设计采用自顶向下的模块化设计思想以及Verilog HDL的编程语言完成。通过Modelsim仿真以及Signal Tap逻辑分析仪验证可以发现该调制器实现了预期的功能。     

从处理人、惩罚人到教育人、帮助人——二谈树立“以人为本”的安全观

民航现场运行管理是安全管理的基础和重点。然而,长期以来,我们在现场运行管理中存在着重奖惩、轻教育的现象。这是因为,传统的安全管理体制,是以不安全事件管理为主线.以管理结果为特征、以处理     

基于FPGA的低复杂度快速SIFT特征提取

尺度不变特征变换（SIFT）算法具有优良的鲁棒性,在计算机视觉领域得到广泛应用。针对SIFT算法高计算复杂度而导致其在CPU上运行实时性低的问题,基于现场可编程门阵列（FPGA）设计了一种低复杂度的快速SIFT硬件架构,主要对算法的特征描述符提取部分进行优化。通过降低梯度信息（包括梯度幅值和梯度方向）的位宽、优化高斯权重系数的产生、简化三线性插值系数的计算和简化梯度幅值直方图索引的求解等方法,避免了指数、三角函数和乘法等复杂计算,降低了硬件设计复杂度和硬件资源消耗。实验结果显示,提出的低复杂度快速SIFT硬件架构,与软件相比,可以获得约200倍的加速;与相关研究相比,速度提高了3倍,特征描述符稳定性提高了18%以上。      

基于FPGA的实时图像预处理系统的设计

针对基于DSP实现的实时视频信号处理系统中原始视频数据量大的问题,本文阐述了用FPGA解决该类问题的优势,并举例用FPGA实现图像滤波的数据预处理实例.该设计已通过硬件实现,结果表明是正确有效的.     

基于共架发射的通用化发控系统的集成设计

文章主要研究在满足各种类型导弹共架发射条件下,如何实现发控系统的模块化、通用化、小型化;同时为了使设计的发控系统能够兼容多种火控系统和各型导弹,采用成熟的以太网络和1553B总线技术,搭建一个由多个功能模块构成的通用发控系统,并对模块间的通讯接口进行了标准化。文章还深人研究了片上系统技术,并把这项技术应用到通用发控系统中,最后在QuartusⅡ4．1软件平台下设计出通用发控系统中的主控模块的片上系统芯片。     

SRAM型FPGA的抗SEU方法研究

通过分析静态随机访问存储器(Static Random Access Memorg,SRAM)型现场可编程门阵列(Field Programable Gate Array,FPGA)遭受空间单粒子翻转(SEU)效应的影响,并比较几种常见的抗SEU技术:三模冗余(Triple Module Redwcdancy,TMR)、纠错码(Error Correction Code,ECC)和擦洗(Scrubbing),提出了一种硬件、时间冗余相结合的基于双模块冗余比较的抗SEU设计方法。在FPGA平台上对线性反馈移位寄存器(Linear Feedback Shift Register,LFSR)逻辑进行软件仿真的抗SEU验证实现,将各种容错设计方法实现后获得的实验数据进行分析比较。结果表明,64阶LFSR的抗SEU容错开销与基于硬件的TMR方法相比,可以节省92%的冗余逻辑资源;与基于时间的TMR相比,附加时间延迟缩短26%。     

航天器FPGA在系统局部重构容错设计研究

提出了一种新的FPGA在系统局部重构容错方法,可以较明显地削减容错配置数据量。阐述了新方法的原理及实现算法,分析了新方法的性能;为排除新方法实施过程中的障碍,提出了电路去耦的容错电路设计方法;运用新方法设计了深空探测遥控数据处理电路,并在Flash型FPGA演示了新方法的实施过程。     

三轴一体轻小型光纤陀螺仪的时序设计

由于光纤陀螺敏感环绕制过程中不能精确控制光纤长度,要求时序产生电路必须在不改动硬件的前提下能跟踪由敏感环光纤长度决定的光纤陀螺特征频率.利用相关检测理论,分析了调制解调信号频率准确度对陀螺标度因数误差的影响.针对三轴一体轻小型光纤陀螺仪,在满足现场可编程逻辑器件(FPGA)专用资源约束的条件下,使用一片FPGA完成了三轴调制解调信号时序的设计,并计算了其在中精度范围内跟踪特征频率的精度.实验结果表明:时序设计满足三轴一体轻小型光纤陀螺仪对调制解调信号频率准确度的要求.      

高速帧转移型面阵CCD器件的时序设计

介绍了512×512高速帧转移面阵CCD器件时序设计的方法。在分析器件结构和时序关系的’基础上,确定了时序设计的主要参数,并利用复杂可编程逻辑器件（CPLD）EPM7256AETC100—5实现了CCD器件工作所需的各种时序信号。通过时序仿真证明,设计方法正确可行,运行稳定。