基于时钟精度加权的时钟同步算法

在AS6802同步协议的基础上,针对系统中具有不同精度等级时钟的场景,提出一种基于时钟精度加权的时钟同步改进算法。通过仿真验证证明:改进算法可缩减节点间的时钟偏差范围至原算法的10%,提高了系统的同步精度。     

伪码测距中处理速率对再生时钟抖动性能的影响

在微小卫星再生伪码测距中,码同步环的跟踪性能是决定测距精度的关键,而数字处     

C／S架构下时钟同步功能的实现

引言 客户机／服务器（Cllent／Server,C／S）架构是网络应用系统普遍采用的体系结构。在C／S架构下,应用系统被分层：应用层和数据层的二层结构,或将应用层进一步细分为表示层与功能层的三层结构。应用层是应用程序的用户接口（表示层）和业务处理逻辑（功能层）,数据层一般就是数据库管理系统（DBMS）。这种C／S架构下的分层结构具有系统数据结构开放,安全性高,配置灵活,可维护性强的特点。     

基于ADS5463高速数据采集系统的设计与应用

高速模数转换器（ADC）可实现模拟信号的数字化转换，是高速数据采集系统的核心器件，广泛应用于各个领域。高速ADC对噪声干扰异常敏感，其性能受到相关外围电路以及整个电路板设计的极大影响，直接决定了系统性能的好坏。文章基于ADS5463的高速数据采集系统应用案例，分析了系统ADC模拟前端电路、编码时钟源、系统供电等3方面关键原理设计以及相关电路板设计对系统性能的影响；设计了一种结合两级变压器模拟前端、低抖动差分时钟以及低噪声电源的高速数据采集系统，同时优化相关电路板设计。经测试验证，系统的SNR、SFDR接近手册理论值，各项性能均满足指标要求。该设计已经成功应用于某型号卫星中，目前在轨运行良好。     

DVB-S接收机中时钟与载波同步的FPGA实现

介绍数字滤波平方定时算法和硬判决型科斯塔斯环的基本原理,并基于这两种算法,用可编程器件FPGA实现DVB-S接收机中的采样时钟同步和载波同步。整个设计基于XILINX公司的ISE平台,用VHDL编程语言通过逻辑综合和仿真在xc3s2000 FPGA芯片上实现。     

低碳向往

也许受到环保经济的影响,或是人们对低碳的向往越来越强,在快节奏的现代化钢筋水泥生活中,人们总是需要在生活中添加一些清新、几分自然。     

时序信号设计的一种新方法

文章结合高速时序工作的特点，从实现的角度提出了一种利用软件调整时序的新方法。在可编程逻辑器件中，利用数字时钟管理器（DCM），通过模块化和增量式设计思想达到对高速时序信号的精确调节。最终实现了一个20MHz速率的时序控制，调节精度达到100ps。     

用现场可编程门阵列研制开发32位实时时钟

本文详细介绍了用现场可编程门阵列（ＦＰＧＡ）开发３２位实时时钟的设计过程，以及ＦＰＧＡ样片的功能验证和应用。     

XILINX的FPGA芯片架构剖析

从芯片结构原理上分析了XILINX的Virtex系列芯片.结合微电子学相关知识,详细分析了芯片的基本结构、可配置功能逻辑、输入输出模块、可编程内连等方面.最后将该芯片与XILINX其它系列芯片相关内容进行了比较分析,给出了该芯片与其它各类不同芯片之间结构与性能上的差异.