全文获取类型
收费全文 | 806篇 |
免费 | 77篇 |
国内免费 | 56篇 |
专业分类
航空 | 396篇 |
航天技术 | 144篇 |
综合类 | 90篇 |
航天 | 309篇 |
出版年
2024年 | 3篇 |
2023年 | 21篇 |
2022年 | 31篇 |
2021年 | 36篇 |
2020年 | 32篇 |
2019年 | 26篇 |
2018年 | 18篇 |
2017年 | 23篇 |
2016年 | 22篇 |
2015年 | 33篇 |
2014年 | 26篇 |
2013年 | 30篇 |
2012年 | 38篇 |
2011年 | 42篇 |
2010年 | 41篇 |
2009年 | 40篇 |
2008年 | 37篇 |
2007年 | 39篇 |
2006年 | 58篇 |
2005年 | 36篇 |
2004年 | 42篇 |
2003年 | 26篇 |
2002年 | 31篇 |
2001年 | 21篇 |
2000年 | 23篇 |
1999年 | 23篇 |
1998年 | 16篇 |
1997年 | 22篇 |
1996年 | 18篇 |
1995年 | 8篇 |
1994年 | 15篇 |
1993年 | 15篇 |
1992年 | 14篇 |
1991年 | 7篇 |
1990年 | 14篇 |
1989年 | 6篇 |
1988年 | 2篇 |
1987年 | 3篇 |
1986年 | 1篇 |
排序方式: 共有939条查询结果,搜索用时 15 毫秒
21.
面向并行产品设计的虚拟装配技术在飞机设计中的应用 总被引:15,自引:1,他引:15
分析了虚拟装配技术与并行产品设计的关系 ,提出了在飞机设计中实施虚拟装配的基本要素和具体的实施方法 相似文献
22.
基于DSP实现的并行三维实时图像处理系统是采用Texas Instruments公司的通用数字信号处理器DSP(Digital Signal Processing)TMS320C40,在对图像存储算法分析的基础上,根据算法内在的并发笥提出了一种流水式多SIMD并行三维图像处理结构,这种结构可使图像处理器按行、列或一个任意的矩形块同时存取帧缓存的像素,具有实时和高速的特点。 相似文献
23.
24.
本主要介绍了对红外遥控信号的接收和处理。通过PIC12C509A芯片实现其编码解码功能,再通过串/并转换芯片74LS194实现8位的LED显示,从硬件电路和软件编程两方面进行设计与实现。 相似文献
25.
由于空间激光通信系统的信道状态和链路捕获跟踪的不确定性,多种形式的信道纠错编码技术正被广泛发展研究。结合空间激光通信链路中误码性能的主要影响因素,分别选择合适的编码方案进行分析。通过仿真实验可知,对于在大气结构参数为1.5×10~(-14) m~(-2/3)、风速为20 m/s的空地激光链路的环境下,在系统数据速率为2 Gbit/s、要求误码率为10~(-6)时,LDPC码结合交织码相对未编码系统有3 dB的等效编码增益,LT码相对未编码系统有3.8 dB的等效编码增益。提供了一种能快速生成、扩展和校验的编码和交织实现方法,以抵抗大气湍流的快速变化对系统性能产生的影响。 相似文献
26.
基于CCSDS标准的航天器上行遥控链路
协议体系与可靠性技术 总被引:1,自引:0,他引:1
针对航天测控领域中上行遥控业务的协议体系选择与可靠性设计问题,在对我国现行国军标技术指标要求与现有航天测控系统天地基遥控技术特点进行归纳梳理的基础上,基于空间段信息传输无线链路特点与CCSDS(Consultative Committee for Space Data Systems,空间数据系统咨询委员会)标准规范,研究给出了适用于我国航天测控任务的空间段遥控协议体系与可靠性措施,利用梳理统计方法对上行遥控体制进行了数学建模分析,并与CCSDS给出的应用算例进行了对比分析.分析结果表明,所涉及的上行遥控体制与CCSDS标准规范的工作效能基本相当,能够满足我国航天任务上行遥控任务使用需求. 相似文献
27.
在给定的质心设计范围内,围绕球冠倒锥返回舱外形的高超声速气动单点静稳定性、配平升阻特性、质心横偏量的综合设计问题,提出了多点多目标优化设计数学模型。通过多目标优化设计方法结合并行数值模拟技术,对该多点多目标气动外形优化设计问题进行研究,为了加快多点数值计算进度,采用了嵌套并行方法,通过有效利用硬件资源来提高多个状态气动数值求解效率。根据以上方法给出的最优设计边界指出了返回舱单点静稳定性与配平升阻比和质心横偏量的矛盾关系,改善单点静稳定性会导致配平升阻比下降,使质心横偏量增加;反之,配平升阻比增加,质心横偏量减少都会使单点静稳定性变差。 相似文献
28.
为了满足在一个系统中使用多码率低密度奇偶校验(LDPC)码字的需求,设计了一个多码率准循环LDPC(QC LDPC)码编码器;按照功能,将编码器分成输入缓存单元(ISU)、生成矩阵存储单元(GMSU)、矩阵乘法运算单元(MMU)以及输出缓存单元(OSU)4个主要组成部分;通过使用多个小块存储器组合的方式设计ISU可以使无效存储空间降到最低;通过分析各种码率生成矩阵特点,将矩阵进行分割,从而将各种码率生成矩阵所需要的信息存储在若干个存储单元中;MMU用于完成信息位与矩阵的乘法与求和运算,运算单元的数目和GMSU的数目相等;OSU中包括两个存储器,采用乒乓操作,以提高编码速率。通过管脚的选择,此编码器支持0.4, 0.6以及0.8码率3种编码模式。最后用Altera公司的现场可编程门阵列(FPGA)EP1S801508C7对编码器进行了实现。结果显示此编码器仅耗费5 339个逻辑单元,占FPGA总逻辑单元的7%,耗费439 296比特的存储器资源,占FPGA总存储器资源的6%。 相似文献
29.
30.
针对目前编码辅助载波同步算法中复杂度较高、延时大的问题,提出了引入辅助停止判决机制的编码辅助载波同步算法。在现有的编码辅助载波同步结构基础上,该算法能对环路信噪比(SNR)进行实时判定,在环路SNR满足限定条件后提前停止编码辅助载波同步迭代,而不影响译码性能。采用新的相位估计方式估计含相位噪声的载波相位,提升了该条件下的环路信噪比。仿真采用码率为1/2的低密度奇偶校验(LDPC)码作为编码方式,结果表明:在误码率为10-5时,该算法减少了约50%的编码辅助载波同步迭代次数;在含相位噪声的信号条件下,与理想解调译码相比,性能损失不超过0.15 dB。 相似文献