全文获取类型
收费全文 | 2846篇 |
免费 | 265篇 |
国内免费 | 197篇 |
专业分类
航空 | 1787篇 |
航天技术 | 516篇 |
综合类 | 153篇 |
航天 | 852篇 |
出版年
2024年 | 18篇 |
2023年 | 51篇 |
2022年 | 77篇 |
2021年 | 93篇 |
2020年 | 100篇 |
2019年 | 95篇 |
2018年 | 51篇 |
2017年 | 84篇 |
2016年 | 82篇 |
2015年 | 84篇 |
2014年 | 129篇 |
2013年 | 128篇 |
2012年 | 163篇 |
2011年 | 170篇 |
2010年 | 150篇 |
2009年 | 143篇 |
2008年 | 158篇 |
2007年 | 164篇 |
2006年 | 141篇 |
2005年 | 112篇 |
2004年 | 116篇 |
2003年 | 108篇 |
2002年 | 105篇 |
2001年 | 105篇 |
2000年 | 92篇 |
1999年 | 69篇 |
1998年 | 61篇 |
1997年 | 60篇 |
1996年 | 49篇 |
1995年 | 51篇 |
1994年 | 46篇 |
1993年 | 44篇 |
1992年 | 50篇 |
1991年 | 42篇 |
1990年 | 59篇 |
1989年 | 37篇 |
1988年 | 9篇 |
1987年 | 7篇 |
1986年 | 1篇 |
1984年 | 2篇 |
1981年 | 1篇 |
1980年 | 1篇 |
排序方式: 共有3308条查询结果,搜索用时 15 毫秒
111.
为了满足在一个系统中使用多码率低密度奇偶校验(LDPC)码字的需求,设计了一个多码率准循环LDPC(QC LDPC)码编码器;按照功能,将编码器分成输入缓存单元(ISU)、生成矩阵存储单元(GMSU)、矩阵乘法运算单元(MMU)以及输出缓存单元(OSU)4个主要组成部分;通过使用多个小块存储器组合的方式设计ISU可以使无效存储空间降到最低;通过分析各种码率生成矩阵特点,将矩阵进行分割,从而将各种码率生成矩阵所需要的信息存储在若干个存储单元中;MMU用于完成信息位与矩阵的乘法与求和运算,运算单元的数目和GMSU的数目相等;OSU中包括两个存储器,采用乒乓操作,以提高编码速率。通过管脚的选择,此编码器支持0.4, 0.6以及0.8码率3种编码模式。最后用Altera公司的现场可编程门阵列(FPGA)EP1S801508C7对编码器进行了实现。结果显示此编码器仅耗费5 339个逻辑单元,占FPGA总逻辑单元的7%,耗费439 296比特的存储器资源,占FPGA总存储器资源的6%。 相似文献
112.
113.
114.
115.
116.
介绍了军用飞机的测试性设计技术、重要技术参数、测试性验证评估及开展测试性设计的意义等,通过分析提出了军用飞机开展测试性设计与验证技术的作用. 相似文献
117.
118.
119.
120.