一种微控制器单粒子效应在轨监测系统设计

为验证航天器用微控制器的抗单粒子效应能力,设计了一种单粒子效应在轨监测系统。该系统采用独特的方法,可实时监测单粒子锁定事件,并利用微控制器内部程序监测其RAM及FLASH存储器的单粒子翻转事件。该系统占用航天器资源少、开发周期短,能同时监测多种、多片微控制器,具有一定的通用性。     

基于影响因子的时分数据调制信号模糊抑制同步算法

为解决时分数据调制（TDDM）方式而引发的信息码位符号翻转模糊问题,提出了一种基于影响因子的模糊抑制同步算法。首先通过搜索引导处理快速地解决伪码搜索范围大的问题;进一步,通过建立影响因子及分段处理,解决信息码符号翻转位置模糊问题。通过理论推导及仿真分析表明,新算法的翻转位置估计精度可以达到> 98.8% ;新算法与传统的PN算法比较,不但提高了估计精度,而且能够适应更低信噪比环境,同时降低了处理复杂度。     

SRAM型FPGA单粒子效应逐位翻转故障注入方法

针对SRAM(Static Random Access Memory)型FPGA(Field Programmable Gate Array)空间应用的可靠性评测问题,提出一种逐位翻转的故障注入试验方法,利用动态重配置技术,通过检测逻辑电路设计配置存储单元中的单粒子翻转敏感位数量和位置,可计算出动态翻转截面和失效率,绘出可靠度变化曲线.分别对采用TMR(Triple Modular Redundancy)防护设计的和未采用TMR防护设计的SRAM型FPGA乘法器模块进行了故障注入试验,验证了得到的敏感位位置的正确性,并计算出各自的可靠性参数和曲线.     

基于反熔丝FPGA的有限状态机加固设计

在介绍空间辐射和FPGA容错设计的基础上,提出了一种针对反熔丝FPGA有限状态机的联合纠错译码和三模冗余算法的加固设计方法.通过分析和比较可知,此加固设计有利于提高代码的抗单粒子翻转能力,为反熔丝FPGA代码加固设计提供了一种思路.     

翻转课堂模式在《航空情报服务》教学中的应用研究

将翻转课堂教学模式引入《航空情报服务》教学中,将学生分为3个实验组,每组的传统教学模式和翻转课堂模式融合比例不同,对教学内容进行研究设计,课程结束后按考试成绩、课后教学评价和访谈的形式对翻转课堂的应用结果进行分析.通过实验证明了翻转课堂模式在《航空情报服务》教学应用中起到良好的作用.     

整机全姿态自动变位柔性翻转工装研究

为满足飞机制造过程中整机全姿态的补铆、涂胶等装配工作需求,需对整机执行全姿态翻转。传统翻转工装存在翻转精度差、控制系统自动化程度不高、工装复用性低等缺点。因此,基于整机全姿态翻转工序,研究并实现一种整机全姿态柔性翻转工装。以分体式龙门结构,通用固持接头及自动变位控制系统实现对飞机整机的360°柔性翻转。通过调整分体龙门架的位置,适应不同尺寸的飞机产品,利用过渡工装与通用固持接头实现整机机体在翻转装置上的柔性夹持。利用自动变位控制系统进行翻转定位,确保整机翻转精度及可靠性。该工装可满足不同机型产品的整机装配工作,相较于传统工装可有效减少工装制造成本,提升工装的翻转精度、操作空间开敞性及工装通用性。     

国产先进工艺SoC器件空间单粒子效应试验研究

国产某型号导航SoC器件采用55nm商用工艺生产。针对该型器件的辐射敏感性分析表明其易受单粒子效应影响,为此利用重离子加速器完成空间单粒子辐照的地面模拟试验,考查器件的单粒子效应,为其空间应用提供数据支撑。结果表明：器件抗单粒子锁定的LET阈值大于81.4 MeV·cm²/mg,满足空间应用指标要求;但器件对单粒子翻转和单粒子功能中断较为敏感。利用ForeCAST软件计算得到GEO、Adams 90%最坏环境模型,3 mm(Al)屏蔽条件下器件的DFT模式单粒子翻转率为6.80×10^-8d^-1·bit^-1,SRAM模式单粒子翻转率为5.61×10^-11d^-1·bit^-1,单粒子功能中断率为5.24×10^-5d^-1,在轨应用时需要采取相应的防护措施。     

新型高速单粒子翻转自恢复锁存器设计

航天器中芯片工作时钟频率的不断提高使得单粒子翻转(single-event-upset,SEU)效应对时序逻辑的影响更加显著。目前已经提出的辐射加固锁存器存在面积和延时较大、功耗较高且抗单粒子翻转能力有限的问题。针对这些问题，提出了一款基于130nm部分耗尽绝缘体上硅(partially-depleted silicon on insulator,PD SOI)工艺的高速单粒子辐射自恢复锁存器。在对电路设计进行介绍的基础上，与其他已经报道的电路进行了对比，并利用节点翻转分析和仿真波形验证了该锁存器具有抗单粒子翻转自恢复的功能。对比结果表明，与其他的抗单粒子翻转自恢复锁存器相比，在牺牲部分功耗的代价下，大幅减小了锁存器的面积和延时。本方案所提出的辐射加固锁存器的综合开销指标APDP较其他辐射加固锁存器平均节省了71.14%，适用于辐射环境下的对速度和可靠性有较高要求的电路，为国产宇航高可靠自研芯片提供了选择。