全文获取类型
收费全文 | 699篇 |
免费 | 120篇 |
国内免费 | 169篇 |
专业分类
航空 | 580篇 |
航天技术 | 160篇 |
综合类 | 113篇 |
航天 | 135篇 |
出版年
2024年 | 2篇 |
2023年 | 23篇 |
2022年 | 27篇 |
2021年 | 39篇 |
2020年 | 47篇 |
2019年 | 33篇 |
2018年 | 39篇 |
2017年 | 39篇 |
2016年 | 52篇 |
2015年 | 51篇 |
2014年 | 62篇 |
2013年 | 40篇 |
2012年 | 50篇 |
2011年 | 60篇 |
2010年 | 43篇 |
2009年 | 39篇 |
2008年 | 28篇 |
2007年 | 34篇 |
2006年 | 34篇 |
2005年 | 26篇 |
2004年 | 29篇 |
2003年 | 26篇 |
2002年 | 16篇 |
2001年 | 19篇 |
2000年 | 17篇 |
1999年 | 14篇 |
1998年 | 11篇 |
1997年 | 18篇 |
1996年 | 15篇 |
1995年 | 9篇 |
1994年 | 9篇 |
1993年 | 9篇 |
1992年 | 6篇 |
1991年 | 3篇 |
1990年 | 8篇 |
1989年 | 6篇 |
1988年 | 3篇 |
1987年 | 2篇 |
排序方式: 共有988条查询结果,搜索用时 15 毫秒
911.
912.
913.
介绍了泵闭式试验系统和相关标准对试验介质的要求,论述了泵试验对水温的控制要求,给出了常温清水的密度和饱和蒸汽压依随温度的拟合公式,对正确应用泵相似换算定律和水密度修正做了详细地阐述,结合发动机泵试验的特点,提出了经济的水温控制建议。 相似文献
914.
915.
基于最大序列相关性的Turbo码交织器识别 总被引:1,自引:0,他引:1
针对现有算法在Turbo码交织器识别中存在低信噪比适应性差,且识别性能随交织长度增加而急剧恶化的缺点,提出了基于最大校正序列相关的识别算法。该算法首先利用已识别的交织位置序列对每一帧交织位置上的信息序列进行估计,通过遍历可能的交织位置,并作互相关运算,当遍历位置为交织映射关系时,该位置上的数据序列与估计序列具有最大的相似度,从而完成交织位置识别;然后充分利用这些交织位置上的序列,分别估计出校正数据序列,将校正的序列再与原始序列叠加,完成码元校正,直到所有的交织关系识别完成。所提算法直接利用了截获的软判决信息,同时能够实现码元校正,这就克服了以往算法的两个缺点。仿真结果表明,在信噪比为-1 dB,交织长度为1024时,所提出算法仅仅需要1000数据帧,就能达到100%的识别率,与以往算法相比,性能提升2~3 dB,同时完成一次可靠识别所需的数据量仅需以往算法的1/4。 相似文献
916.
为了纠正辐射环境中的高能粒子对存储器造成的多位翻转,研究了一种矩阵纠错码电路,对存储器进行有效的抗辐射加固。提出了一种矩形循环校验法构造校验位,并设计了纠错码的译码算法和相应的译码电路。根据校验位构造了检测位。对数据的输入顺序进行排列,确保了冗余位发生翻转时纠错码电路仍可以正常工作。在16位宽的码字中,所研究的矩阵纠错码可以纠正数据宽度为5位的多位翻转。同目前已知的二维纠错码在相同条件下进行比较,其获得了更高的平均失效时间。 相似文献
917.
采用时空守恒元和解元CE/SE(space-time Conservation Element and Solution Element method)法,求解二维Euler方程,开展了翼型绕流的无粘数值模拟研究.用非敏感克朗数计算格式消除克朗数过小引起的数值耗散对解的污染,结合当地时间步长法,解决网格不均匀引起的当地克朗数变化跨度大的问题.对NACA0012翼型的无激波流场进行了二维数值模拟,并与AGARD算例做了对比.结果表明:CE/SE方法的计算结果与AGARD结果吻合得很好,为该数值计算方法对翼型绕流数值模拟的进一步应用奠定了基础. 相似文献
918.
919.
SRAM型FPGA的抗SEU方法研究 总被引:3,自引:0,他引:3
通过分析静态随机访问存储器(Static Random Access Memorg,SRAM)型现场可编程门阵列(Field Programable Gate Array,FPGA)遭受空间单粒子翻转(SEU)效应的影响,并比较几种常见的抗SEU技术:三模冗余(Triple Module Redwcdancy,TMR)、纠错码(Error Correction Code,ECC)和擦洗(Scrubbing),提出了一种硬件、时间冗余相结合的基于双模块冗余比较的抗SEU设计方法。在FPGA平台上对线性反馈移位寄存器(Linear Feedback Shift Register,LFSR)逻辑进行软件仿真的抗SEU验证实现,将各种容错设计方法实现后获得的实验数据进行分析比较。结果表明,64阶LFSR的抗SEU容错开销与基于硬件的TMR方法相比,可以节省92%的冗余逻辑资源;与基于时间的TMR相比,附加时间延迟缩短26%。 相似文献
920.