内嵌ARM核的FPGA技术在星敏感器中的应用

介绍了内嵌先进精简指令集处理器ARM(Advanced RISC Machine)核的现场可编程门阵列FPGA(Field Programmable Gate Arrays)芯片EPXA10的内部结构及特点.基于这种嵌入式技术,进行了互补金属氧化物半导体CMOS(Complementary Metal-Oxide-Semiconductor Transistor)星敏感器图像驱动与实时星点定位算法的研究,并给出具体实现,包括用EPXA10的FPGA部分实现了CMOS图像传感器的驱动和对星图的预处理－阈值分割,用EPXA10的ARM部分完成了星图的星点定位算法--改进的4连通域成分贯序算法,基于VC＋＋语言实现了串口通讯程序以及图像显示程序.最后给出了成功驱动CMOS图像传感器得到的清晰图像及星点定位结果,并将基于ARM得到的定位结果与基于PC机(Personal Computer)得到的定位结果进行了比较,结果完全正确.采用内嵌ARM核的FPGA提高了整个系统的处理速度,减小了硬件电路设计的复杂性、体积和功耗.     

数字科氏质量流量计闭环系统及信号解算

在科氏质量流量计测量系统设计中,提出一种数字式信号处理、解算的全新设计思路.采用高速并行模拟数字转换电路(A/D)将传感器输出的信号完整采样,借助数字信号处理芯片(DSP, Digital Signal Processor)强大运算能力对信号进行深入的分析与处理;利用信号处理方法对信号进行实时滤波处理并精确计算两路信号的相位差,进而解算出流体的质量流量和密度,辅以单片机和现场可编程器件(FPGA, Field Programmable Gate Array)实现系统的控制、显示与通讯;提出谐振电路的数字式闭环设计新思想,利用数字电路及其信号处理方法实现传统的闭环增益控制(AGC, Auto Gain Control).实验结果表明:该系统有效提高了测量系统的零点稳定性和测量精度.     

基于FPGA的低复杂度快速SIFT特征提取

尺度不变特征变换（SIFT）算法具有优良的鲁棒性,在计算机视觉领域得到广泛应用。针对SIFT算法高计算复杂度而导致其在CPU上运行实时性低的问题,基于现场可编程门阵列（FPGA）设计了一种低复杂度的快速SIFT硬件架构,主要对算法的特征描述符提取部分进行优化。通过降低梯度信息（包括梯度幅值和梯度方向）的位宽、优化高斯权重系数的产生、简化三线性插值系数的计算和简化梯度幅值直方图索引的求解等方法,避免了指数、三角函数和乘法等复杂计算,降低了硬件设计复杂度和硬件资源消耗。实验结果显示,提出的低复杂度快速SIFT硬件架构,与软件相比,可以获得约200倍的加速;与相关研究相比,速度提高了3倍,特征描述符稳定性提高了18%以上。      

星载遥感CCD相机高性能时序发生器的研制

文章介绍了星载遥感CCD相机高性能时序发生器的研制过程。根据TDICCD驱动时序信号的特点,采用先进的EDA工具（包括Libero IDE、Synplify Pro、Modersim等）对时序发生器进行了设计、综合、仿真。研究了反熔丝现场门阵列（Field Programmable Gate Aarray,FPGA）器件自身结构的特点,在自动布局布线的基础上采用人工干预的方法对局部寄存器和逻辑门进行了合理布局布线,优化输出I/O时序,使得驱动CCD的水平转移信号之间偏斜最小,并精确调整了水平转移信号的相位关系,从而提高了CCD模拟信号的精度,使时序发生器达到最佳性能,同时缩短了研制周期、降低了成本。     

多尺度搜索补偿的临近空间高超声速目标相参积累算法

针对临近空间高超声速目标回波信号相参积累时存在的跨距离门和多普勒扩展问题,提出一种基于多尺度搜索补偿的相参积累算法。算法在距离走动补偿的基础上,根据目标加速度和加加速度的变化区间,同时对目标加速度和加加速度估计值进行搜索,并利用多尺度搜索的方法,解决搜索尺度和搜索计算量之间的矛盾,完成相参积累。仿真结果表明,算法能够有效解决目标长时间积累过程中存在的跨距离门和多普勒扩展问题,抑制噪声并提高增益,积累效果明显优于传统积累方法。     

基于FPGA和LMD18200的步进电机控制系统

提出了一种控制步进电机的设计方法,结合MCU、FPGA和增量型编码器构成了一个完整的运动控制平台。系统由总线接口单元、闭环控制单元、PWM脉宽调制单元和LMD18200驱动单元组成。实践表明,利用LMD18200驱动逻辑能够使步进电机高效稳定地运行,有效降低了电机运行中的噪声和起动、停止时的振动,使用效果好于大部分常规步进电机驱动方法。     

基于3DES算法的SRAM工艺FPGA加密设计

本文提出了一种基于3DES算法的SRAM工艺FPGA加密设计方法,并详细描述了3DES加密算法的模型以及其硬件设计过程,最后给出3DES加密算法的硬件实现仿真时序图以及在FPGA中的实现结果.     

基于FPGA的并行遗传算法硬件实现的研究

遗传算法具有天然的并行性。FPGA(Field programmable gate arrays)本质上的并行特性使其很适合用于实现并行的遗传算法。结合两者的并行特性，本文提出了一种基于FPGA的并行遗传算法。选用了适合硬件实现的选择、交叉、变异算子，并将它们设计成流水线结构。整个设计采用了XILINX公司的XC2V1000型号FPGA芯片。算法利用VHDL语言来描述。实现后的测试表明，这种硬件遗传算法有效减少了运行时间，使其在一些实时性要求较高的场合得到很好应用。     

基于FPGA的CMOS图像传感器LUPA-4000时序设计

文章在分析CYPRESS公司CMOS图像传感器LUPA-4000驱动时序的基础上,采用现场可编程逻辑阵列(FPGA)作为其硬件实现平台,使用Verilog作为该时序设计的编程语言,设计了在其极限频率66MHz下,包含系统校时功能、积分时间可调功能、并行操作功能、多斜率积分功能和NDR(Non-destructive readout)功能的驱动时序。该设计不仅能产生正确的时序以驱动芯片正常工作,而且充分开发了该器件的辅助扩展功能,大大增加了器件使用的灵活性,有效提高了该传感器的成像品质。经软件仿真和结合硬件平台的测试证明:该设计的正确性和稳定性均满足要求。此时序设计驱动下的探测器芯片动态范围更大、工作更灵活,适合于空间探测,尤其适用于空间暗目标的动态跟踪。     

基于FPGA的永磁同步电机谐波电流实时仿真研究

针对传统永磁同步电机(PMSM)线性集中参数模型在仿真阶段无法描述谐波电流的问题,构建基于现场可编程门阵列(FPGA)的PMSM分布参数模型。利用该模型反映齿槽转矩、气隙磁场等特点,通过搭建硬件在环(HIL)平台,进行试验验证。通过对模型公式的分析,进行离散化描述,编写Verilog语言程序并在FPGA上运行该模型,再通过与真实控制器连接,进行试验测试,验证了该模型在不同工况点下反映谐波电流的情况。结果表明:该仿真平台能够较好地反映电机谐波电流情况。