多光谱宽覆盖遥感图像模拟信号源设计

高速图像处理系统的检测是非常必要的,而模拟信号源的设计在检测中尤为重要。文章按照环境一号多光谱、宽覆盖CCD相机图像处理系统需求,阐述了检测该系统的图像模拟信号源的设计思想、工作原理、硬件电路实现过程,最后简述了在实际应用中的成效。     

基于FPGA的液晶控制器研究

现代社会由于信息技术的飞速发展,人类获得的视觉信息很大部分是从各种各样的电子显示器件上获得的,因此,显示技术也有了很大的进步,不仅液晶显示器件本身而且关于液晶驱动控制系统也取得了很大发展。本文介绍了一种基于FPGA的液晶显示控制器的设计,主要论述了使用FPGA设计的用于本系统的特殊SDRAM控制器,以及液晶控制器通过该SDRAM控制器进行显示缓冲器的管理,STN液晶彩色屏灰度显示的时间抖动算法和帧率控制原理及实现,显示数据的缓冲、转化方法,还给出了系统硬件原理图、软件系统的vHDL描述及仿真结果等。     

用可编程逻辑实现SOC的中断扩展

针对传统的航天控制系统中断控制电路集成度低,可移植性差的特点,在SOC系统中,利用可编程逻辑设计实现了二级中断控制电路。介绍了用VHDL语言实现中断控制器的方法,及如何使用SOC实现对中断的控制,设计去除了传统IC电路的繁琐,实现了数字化、集成化设计,这种设计方法的优点是方便更改中断顺序,设计更改周期短、成本低。     

基于FPGA的模糊PID控制器的设计

本文提出了一种基于VHDL描述、FPGA实现的模糊PID控制器的设计,使用自顶向下的设计流程完成了控制器的VHDL设计,并在一个具体的FPGA芯片上实现了该控制器。由于采用了模糊自整定参数技术和增量式PID算法,本设计既降低了FPGA的资源耗费,又改善了传统PID控制器的控制性能。     

SOC应用中寄存器组设计的自动化

介绍了片上系统(SOC)技术在航空电子中应用的实例,重点讨论了在设备寄存器组设计中如何自动生成VHDL的源文件。     

基于3DES算法的SRAM工艺FPGA加密设计

本文提出了一种基于3DES算法的SRAM工艺FPGA加密设计方法,并详细描述了3DES加密算法的模型以及其硬件设计过程,最后给出3DES加密算法的硬件实现仿真时序图以及在FPGA中的实现结果.     

一种新型的嵌入式B时间码接口终端的设计

在分析了B码码型特点及其接口终端基本工作原理的基础上,提出了一种新型的嵌入式B时间码接口终端的设计方法。该终端是由少量外围解调电路,一片复杂可编程逻辑阵列芯片和一片C805F系列单片机芯片组成的。对设计中存在的难点,如交流码的解调,同步脉冲信号的提取等部分,提出了较为新颖的解决方案。最后介绍了设计中使用的嵌入式芯片的性能特点。与传统的方法相比,该设计方案具有体积小,成本低,工作稳定等优点,完全能够替代传统的B码机箱的功能。     

基于FPGA的并行遗传算法硬件实现的研究

遗传算法具有天然的并行性。FPGA(Field programmable gate arrays)本质上的并行特性使其很适合用于实现并行的遗传算法。结合两者的并行特性，本文提出了一种基于FPGA的并行遗传算法。选用了适合硬件实现的选择、交叉、变异算子，并将它们设计成流水线结构。整个设计采用了XILINX公司的XC2V1000型号FPGA芯片。算法利用VHDL语言来描述。实现后的测试表明，这种硬件遗传算法有效减少了运行时间，使其在一些实时性要求较高的场合得到很好应用。     

DDS中实现波形压缩的一种方法

直接数字频率合成(DDS)技术，被广泛应用于现代电子系统及设备的频率源设计中。将DDS设计下载到FPGA中，将使系统更为可靠。应用中如何利用有限的FPGA硬件资源，得到高速、高质的DDS是经常要面对的问题。在直接数字频率合成(DDS)设计中利用波形压缩节省FPGA资源。硬件测试证明，该方法可行并完全达到设计要求。     

基于CPLD的多路脉冲序列信号检测器设计

用VHDL语言在CPLD器件上实现了一种多路脉冲序列信号检测器,能够用七段数码管实时显示各路已检测出序列信号数目,电路各摸块用VHDL语言来描述。文章介绍了仿真信号的形成原理和电路设计方法,并给出了部分电路和仿真波形。整个多路脉冲序列信号检测器设计在一块CPLD芯片上,与其他方法设计的序列信号检测器相比,具有体积小、可靠性高、功牦低的特点。由于采用模块化的设计,对功能的修改和增加只要修改VHDL源程序,而不必更改硬件电路,从而实现数字系统硬件的软件化。