一种新型标准测力仪

介绍了一种新型标准测力仪，其弹性体设计为空心圆柱，应变的测量采用光栅传感器取代传统的百分表，测量力位以数字显示。     

距离拖引干扰对几种脉冲雷达的干扰效果分析

借助于雷达信号的模糊函数，分析了距离拖引干扰对非脉压雷达、线性调频脉压雷达和二相编码脉压雷达的干扰效果，且进行了比较，得到了一些有用的结果。     

一种新型数字高精度伪码快速捕获延迟锁定环的设计与实现

介绍了一种新型全并行快速捕获延迟锁定环的设计与FPGA实现,捕获时间小于等于一个伪码周期,抗干扰容限大于80 dB。此快速捕获延迟锁定环实现127路全并行捕获和高精度跟踪,仅需存储130个PN码表,相对于其他并行捕获延迟锁定环或串并结合的环路,存储量约小2/3,并具有较高捕获精度。     

基于数字滤波的B-样条插值法在图像旋转中的应用

提出一种基于无限脉冲响应和有限脉冲响应数字滤波技术的快速 B-样条插值法 ,并将其应用于实时图像旋转处理中。为了优化旋转后的图像质量 ,本文采用 3次 B-样条对图像旋转后的像素点灰度值进行插值运算。另外 ,通过对传统图像旋转矩阵的分解 ,将图像在二维空间中的旋转运算分解成为三步在一维空间内平移运算 ,使插值运算在一维空间中完成 ,从而简化了图像旋转数据处理中的插值运算。最后 ,还提出了一种以硬件方法完成高阶图像插值运算实现图像旋转的新方法 ,并针对 2 5 6灰度级 ,2 5 6× 2 5 6像素的图像 ,设计出一个以 FPGA为核心的实时、高质量的硬件图像旋转系统。     

一种准循环低密度校验码部分并行编码结构设计

为了满足在一个系统中使用多码率低密度奇偶校验（LDPC）码字的需求,设计了一个多码率准循环LDPC（QC LDPC）码编码器;按照功能,将编码器分成输入缓存单元（ISU）、生成矩阵存储单元（GMSU）、矩阵乘法运算单元（MMU）以及输出缓存单元（OSU）4个主要组成部分;通过使用多个小块存储器组合的方式设计ISU可以使无效存储空间降到最低;通过分析各种码率生成矩阵特点,将矩阵进行分割,从而将各种码率生成矩阵所需要的信息存储在若干个存储单元中;MMU用于完成信息位与矩阵的乘法与求和运算,运算单元的数目和GMSU的数目相等;OSU中包括两个存储器,采用乒乓操作,以提高编码速率。通过管脚的选择,此编码器支持0.4, 0.6以及0.8码率3种编码模式。最后用Altera公司的现场可编程门阵列（FPGA）EP1S801508C7对编码器进行了实现。结果显示此编码器仅耗费5 339个逻辑单元,占FPGA总逻辑单元的7%,耗费439 296比特的存储器资源,占FPGA总存储器资源的6%。     

一种基于FPGA的全帧率图像处理方法

针对图像算法在FPGA内的硬件化实现问题,提出了一种全帧率处理的思路,并提供了两种具体的可供参考的设计方法——基于像素流缓冲的卷积核处理技术和基于相邻图像帧相关性的图像参数提取技术。通过其可以方便地设计并实现大部分空间域图像处理算法及其任意组合的硬件逻辑电路,并达到与图像输入帧率相同的处理速度。以Canny算子的硬件化实现为例验证了设计理念。实验结果表明,全帧率图像方法具有可操作性强、实时性好、符合结构化模块化设计的特点,特别适合于对实时性要求高的嵌入式视觉系统。     

高速摄像系统及其在靶场中的应用分析

从高速摄像系统基本构成出发，对其工作原理、记录模式进行了介绍，并就其在靶场的应用和参数设置的计算进行了探讨。     

混流式水泵工况起动过渡过程导叶漏水的计算

本文利用动量矩定理推导出抽水蓄能电站水泵轮机导叶漏水量与漏水转矩的计算公式。同时在考虑漏水转矩的情况下,完成了两座抽水蓄能电站混流式水泵机组泵工况起动过渡过程的校核计算,分析了导叶间隙、漏水量等对起动过程的重要影响,过大的导叶间隙将使机组不能起动。计算分析表明,本文提出的考虑导叶间隙漏水影响进行泵工况起动过渡过程的计算方法是正确的。正确考虑漏水转矩影响,对水泵水轮机的运行特性和过滤过程的准确计算具     

基于禁忌搜索算法的机场场面联合优化模型

针对当今机场场面优化对象仅为某一独立环节的情况,梳理联合优化框架,利用已有的单一环节优化模型,建立了滑行路径规划与停机位分配联合优化模型,并设计了禁忌搜索算法流程,最终降低了航班进离场资源占用时间。将优化模型分别植入空域管理与评估系统（ ACES）的空侧容量评估系统中进行仿真分析,结果表明,联合优化模型能够在综合考虑机场运行实际的条件下大幅提升空侧容量,改善机场运行效率与资源配置情况。     

X射线脉冲星导航硬件脉冲轮廓累积研究

为了在X射线脉冲星地面实验系统仿真源模拟产生X射线的基础上,能够快速稳定地得到脉冲轮廓,采用硬件历元叠加的方法获得脉冲轮廓。研究了用硬件实现历元叠加及其数据整合的算法,该算法首先在MATLAB现场可编程逻辑阵列(FPGA)中实现,再通过MATLAB硬件描述语言(HDL)代码生成模块把算法转换成HDL,经编译后获得配置硬件的Bit文件,最终在开发板FPGA上实现数据处理的硬件模块。一段时间内的光子到达时间数据通过MATLAB算法得到的脉冲轮廓数据与通过硬件模块处理后得到的数据结果存在误差,在单个时间窗口内误差最大值为2个光子数,误差平均值占光子数统计平均值的0.084%;两组统计的脉冲轮廓数据中不同数据占总数据个数的9.481%,这样的误差不影响后端模拟导航模块的导航。利用硬件实现的历元叠加及其数据整合模块具有处理速度快、设备紧凑、功耗低的特点,为航天器利用X射线脉冲星导航提供了一种可行的硬件数据处理技术上的支持。