伪码测距在深空探测任务中的应用

目前深空探测任务中广泛采用的测距体制为宽带转发模式,这种体制在转发有用测距信号的同时将上行信道噪声也转发下来,导致星上功率利用率降低。若采用再生伪码测距体制,则避免了转发过程,极大地提高了星上的功率利用效率,因而代表了未来深空探测任务测距体制的发展方向。CCSDS于2009年3月发布了伪码测距的蓝皮建议书,提供了伪码测距的国际标准。介绍CCSDS建议的伪码测距体制,研究其捕获和跟踪性能,并讨论其在深空探测任务中的应用。     

深空探测低信噪比通信研究

与传统无线通信相比, 深空通信由于传输损耗巨大、探测器能量受限且轨道多变等因素, 须解决信噪比(Signal to Noise Ratio, SNR)极低、数据接收不连续及信道参数多变等难题. 针对这些问题, 论述了在深空探测极低SNR下需重点研究的深空天线组阵、编码与调制、联合解调译码、喷泉码以及其自主无线电实现等关键技术, 以有效协助解决上述深空通信难题. 同时, 讨论了这些关键技术的发展趋势及其在未来深空通信中的应用.      

空间非编码标记特征点中心定位方法与比较

归纳总结了应用于可见光测量的空间标记非编码设计原则,例举了棋盘格型、栅格型、圆型等3种典型的非编码标记图案设计,分别阐述了各标记特征点中心定位方法和计算过程,开展了对比试验,结果表明：圆型非编码标记图案设计及其特征点中心定位精度明显高于其他两种图案,其图案设计简捷、特征点突出易于识别、在像平面中呈现各向同性、点中心定位精度高、计算速度快、噪声抑制能力强。     

深空测控新技术研究进展

测控系统是航天工程不可或缺的重要组成部分,其导航通信能力在深空探测任务中尤为重要。深空探测任务远距离、长延迟、弱信号、易中断条件下高精度导航测量和高速可靠数据传输始终是深空测控技术需要重点解决的问题。围绕这些问题重点介绍了在天线组阵、再生伪码测距、连接端站干涉测量、相位参考干涉测量和容延迟网络等一系列新技术方面开展的研究工作和部分成果,可以看到,这些成果的应用将丰富深空测控技术手段,在未来更复杂、更遥远的深空探测任务中将会发挥重要作用。     

星载接收机通道时延实时校准方法

针对星间钟差测量及时间频率的精确传递的需求,通常情况都会在地面对卫星的收发通道时延进行准确标定,但在空间环境下设备老化和环境温度变化会导致收发通道时延逐渐偏离标定值。利用伪码相关测距的原理,结合时分早迟伪码相位交替调制技术和包络检波技术,提出了一种在轨通道时延自校准方法。通过3条闭合测量环路的建立,在不影响接收机正常收发通信的情况下,实时校准其收发通道时延。结果表明,该方法时延测量精度达到亚纳秒量级。     

音频信号联合编码的通用码书研究

为了减小音频信号编码算法的运算量,提出了在线性预测编码、SOM神经网络矢量编码以及Huffman编码相结合的声音信号联合编码算法(以下简称联合编码)的基础上,将算法中原有的专用码书改为通用码书的算法。利用Matlab软件编程进行了专用码书和通用码书条件下的声音信号编解码实验。实验结果表明,在码率相等的条件下,使用通用码书和专用码书的联合编码方法可以得到相近的译码声音质量。使用通用码书的联合编码的最低码率在音频编码格式Opus码率的范围内,且接近Opus码率的下限,而且算法较Opus编码简单,因而实时性较好。文章提出的编码算法可为音频压缩编码的进一步研究提供参考。     

胚胎电子细胞剩余码/berger码联合编码自检方法

为了更好地实现胚胎电路的自检需求,针对地址产生模块和输入输出模块,基于基本逻辑和算术运算中操作数和结果数之间的剩余码和berger码关系,对胚胎电子细胞输入输出等价运算的构建进行了讨论分析。通过剩余码检测单个故障,berger码检测多位单向故障,设计了一种剩余码/berger码联合编码的胚胎电子细胞自检方法。给出了所提方法的流程和实现方法,分析了基于所提方法设计的胚胎电子细胞的故障检测率、自检模块自检率和硬件资源消耗。以时序逻辑电路为目标电路进行了仿真实验,验证了所提方法对胚胎电子细胞各模块的检测能力和对检测模块的自检能力。      

多码率RS码部分并行译码结构设计

为了满足在一个通信系统中使用多码率RS(Reed-Solomon)码的需求,提出了一种多码率部分并行结构的RS码译码器.按照功能,该译码器可分为伴随式计算模块,关键方程求解模块以及错误位置和错误值求解模块3个主要组成部分.针对符合CCSDS标准的2种RS码的特点,将运算系数相同的伴随式计算子单元进行复用;在关键方程的求解运算中使用一种新颖的部分并行结构,使得复用部分和非复用部分的运算周期相同,以减少运算等待时间,提高译码效率;在错误位置和错误值求解中采用查表方式完成Forney算法的系数相乘,并复用求逆查表运算和系数相同的钱氏搜索计算子单元,以减少资源的消耗.通过码率选择信号,可以选择RS(255,223)和RS(255,239)2种译码模式.通过Altera公司的FPGA(Field Pro-grammable Gate Array)对该多码率译码器进行了硬件实现,结果显示此译码器仅消耗2981个逻辑单元和9472 bit的存储器资源,大大低于2种单一码率译码器消耗资源的总和.