基于DSP和FPGA的GPS伪随机码并行快速捕获方案设计

讨论了高动态下GPS伪随机码并行搜索的基本原理,以及自适应门限确定方法与搜索过程中应注意的问题。提出了一种基于高速DSP和FPGA的全数字解扩接收机方案,阐述了工作流程,并给出了系统的结构框图,经测试验证实现了伪随机码并行快速捕获的功能。     

PowerPC桥/存储器控制器FPGA验证平台的设计

针对PowerPC桥/存储器控制器功能逻辑的验证需求,采用软硬件协同测试的方法构建基于FPGA的逻辑功能验证平台.通过采用激励-响应的功能测试方法和无缝移植嵌入式操作系统、应用程序的软件测试方法,对待测逻辑功能进行差错验证.实践表明,该验证平台的调试方式全面,故障定位准确,有效提高验证效率,缩短开发周期.     

椭圆振动切削加工的同步控制研究

利用椭圆振动切削加工的回转体表面微织构是在机床主轴旋转、平台进给和装置椭圆振动的联合运动下得到的,机床主轴转动与装置位移输出如果不能保持完全的实时同步,会造成微织构加工的偏差。为了解决这一问题,提出了一种新的基于转角的同步控制方法,该方法在主轴的对位基准处实现装置正弦信号的复位,以修正转速漂移造成的加工位置误差,并通过判断主轴角度信号实时输出对应幅值电压来实时同步信号输出和机床旋转运动。基于LabVIEW FPGA搭建同步控制模块,经试验验证,利用该方法加工的矩形阵列微织构轴向排列与中轴线平行,与周向排列的夹角和仿真结果的偏差不超过0.1°,织构深度随转角的不同发生预设的变化,因此,同步控制方法具有实时同步控制椭圆振动切削装置的能力。     

DME询问信号捕获的设计与实现

捕获询问信号是DME地面设备的一个重要功能组成部分。现役的地面设备中大多使用的捕获单元为分离器件电路设计，其电路复杂，控制难度大，改进与维护成本高。针对这些问题，本文设计采用ADC结合FPGA作为主要功能器件，并通过软件算法完成数字滤波、脉冲峰值提取和半幅点计算，实现询问信号的识别与捕获。不仅大幅减少元器件的使用，缩小设备体积，还可提高扩展性与可靠性。结合机柜验证测试，结果符合设计要求。     

基于FPGA的小型化太阳敏感器图像采集与处理方法

介绍一种适用于小型化太阳敏感器图像数据采集及处理系统的实现方法.系统设计使用了抗辐射加固COMS APS图像传感器芯片和现场可编程门阵列(FPGA),利用FPGA实现了对图像传感器芯片的控制和对图像数据的检测、采集、缓冲、预处理以及传输,同时协调系统各部分的工作.最后,给出了这种小型化太阳敏感器的标定结果,试验结果表明各项指标可以基本达到国际航天同类产品设计水平.     

基于FPGA的星载步进电机控制电路设计

针对航天设备在轨运行时间长、不易更换的特点,提出了一种力矩宽且范围可调的步进电机控制电路设计。该电路原理样机以Xilinx公司的XC3S400pq-208型FPGA为核心控制芯片,以LMD18200为步进电机驱动芯片。在对电路总体设计进行介绍的基础上,重点阐述了航天过程中步进电机阻力矩增加的问题,以及通过脉冲频率和PWM控制技术调节输出力矩的方法。试验结果表明,力矩可调范围的最大值能够使力矩裕度达到4,匹配步进电机在轨运行过程中的力矩要求。     

基于FPGA的ARINC429总线通讯板设计

ARINC429是航空电子设备之间数据传输的航空工业标准。提出了一种基于FPGA实现429总线协议的429总线通讯板的设计方案,可有效节省硬件资源,在一块429总线通讯板上实现多路429总线的收发。通过设计和实验,板卡可以正常稳定工作。     

深空通信中的Turbo折线译码器设计

基于分段线性逼近Turbo译码校正函数的方法,提出了Log-MAP折线逼近法。在保证Turbo码固有性能的前提下,其误比特率性能接近MAP(最大后验概率译码)和Log-MAP(对数最大后验概率译码)的理论译码性能,改善系统资源占用情况,同时与Max-Log-MAP的运算速度相差无几。软件仿真结果表明,折线逼近法能带来0.35dB的编码增益。用硬件语言进行描述,时序仿真显示,系统主要资源占用率只比Max-Log-MAP提高8%,系统延时与Max-Log-MAP相当,通过Xilinx的Virtex2系列芯片的实验表明译码速率可达25MHz。     

赛灵思静态随机存储器型FPGA单粒子翻转检测

以XILINX XC2V3000现场可编程门阵列（FPGA）为例,分别通过ICAP和Selectmap接口对配置存储器进行回读检测,并通过局部动态重构的方法实现了故障注入,对单粒翻转（SEU）检测方法进行验证。结果证明回读与重配置是进行FPGA抗SEU设计的有效方法。     

基于FPGA的模糊PID控制器的设计

本文提出了一种基于VHDL描述、FPGA实现的模糊PID控制器的设计,使用自顶向下的设计流程完成了控制器的VHDL设计,并在一个具体的FPGA芯片上实现了该控制器.由于采用了模糊自整定参数技术和增量式PID算法,本设计既降低了FPGA的资源耗费,又改善了传统PID控制器的控制性能.