激光位移传感器高速数据采集与处理系统设计

介绍了基于FPGA和单片机的激光位移传感器高速数据采集与处理系统的工作原理与软硬件设计,该系统采用FPGA作为核心控制器,主要完成A/D转换时钟控制、CCD像点位置提取、数据缓冲异步FIFO三部分功能。单片机负责键控、显示以及系统协调。这种基于FPGA和单片机的同步采集、实时读取采集数据的方案,可以提高系统采集和传输的速度。该硬件电路结构简单、成本低廉、可靠性高、功耗较低,满足了实际应用中的要求。     

航天应用FPGA配置可靠性研究

航天应用系统必须保证每一单元的安全性及可靠性. 现场可编程门阵列(Field Programmable Gate Array, FPGA), 以其I/O管脚丰富、设计灵活等优势, 逐渐被广泛应用于航天领域. 其设计与工艺不断完善, 以适应太空中电子辐射等复杂的工作环境. 由于基于SRAM的FPGA芯片断电后程序丢失, 因此每次上电后都需要先从PROM等外部存储器中加载程序才能正常工作. 然而, 并不是每一个芯片的每一次加载配置都能成功完成, FPGA的上电配置结果将直接关系到卫星任务的成败. 研究发现, 诸如环境温度、信号完整性、供电电压、配置时钟速率等因素会影响FPGA的配置过程, 致使出现偶尔的配置失败, 这在航天应用中是绝对不允许的. 针对实际应用的Xilinx公司FPGA芯片, 为提高上电配置可靠性, 提出了一系列设计保障措施, 在FPGA航天应用领域具有一定的参考价值.      

一种基于FPGA的ISA航空总线设计方法

Nios Ⅱ处理器是Altera公司推出的基于SOPC系统的嵌入式软核处理器。在Quartus Ⅱ软件的SOPC Builder工具中,用户可以利用Nios Ⅱ处理器、标准配套外围设备以及用户自定义的逻辑接口IP核来创建适用的Nios Ⅱ嵌入式系统,再将设计下载到Altera公司的FPGA中进行实现。本文在Quartus Ⅱ软件中使用Verilog硬件描述语言创建了基于Avalon总线的ISA总线接口逻辑,并在SOPC Builder中实现对此元件的封装,使之成为可供Nios Ⅱ系统使用IP核。     

基于PCI总线的LXI B类接口模块设计

介绍了在LXI C类接口模块的基础上,设计的基于PCI总线的LXI B类接口模块。重点解决了基于IEEE1588协议的LXI精密时钟同步技术。在模块设计中采用了FPGA对时间信息加盖时戳和直接获取网络数据包的方法,以提高系统的定时精度。该模块可以与传统仪器组合,构成低成本、高性能的LXI仪器。     

基于Virtex4的SoPC系统设计

随着微电子技术的飞速发展和嵌入式系统要求的提高,硬件集成度迅速增长,以FPGA作为物理载体进行芯片设计的SoPC设计方式已经兴起.以PowerPC405处理器硬核为核心,开发基于PowerPC405的SoPC系统.本系统中,将通常独立的处理器、外设,分别作为硬核、软核集成入FPGA中,达到系统可编程、减少外围器件数目和PCB面积、降低功耗以及提高系统抗干扰能力等目的.针对SoPC开发的关键技术进行分析,最后采用Xilinx的Virtex4 FPGA实现基于PowerPC405的SOPC系统.     

千兆光纤先锋网通信协议及其在网卡中的实现

根据航空电子综合系统的特点,对FC标准簇进行简化,设计了先锋交换网的通信协议(FC-Pio(Fibre Channel-Pioneer Net)协议).重点介绍其在网卡(MC)中的实现.由于简化了通信协议,软硬件的合理分工,使全部控制电路集成在一片FPGA之中,用双面PCB板实现.采用FC-Pio精简协议,也有效地降低了软件通信开销,提高了数据通信效率.     

卫星地面测试设备PCI接口数据处理采集卡设计

介绍了某型号卫星地面测试设备PCI扩展卡的设计方法,除了对功能电路的设计进行描述外,还详细介绍了PCI接口芯片PLX9054的使用及其本地接口时序的设计,包括本地中断设计、DMA突发传输的状态机和相应的主机软件开发方法。     

紫外CCD敏感器头部电路系统的研究

介绍了我国探月工程之嫦娥一号卫星的紫外CCD敏感器系统的CCD电路的软硬件的开发研究.紫外CCD敏感器由光学结构、CCD及处理线路、数据处理单元及其软件组成.入射光经光学系统后,照射在CCD敏感元件,经视频处理电路处理后形成数字图像信号.数字图像信号保存在数据存储器中,由数据处理器进行分析处理.计算得到月球的中心并转换为探测器对月姿态角,其中紫外CCD敏感器头部电路包括CCD电路、时序电路、驱动电路、视频处理电路和电源电路.核心器件CCD采用E2V公司的CCD48-20芯片,文中重点介绍该CCD的时序、驱动和Smear等难点问题.      

机载超轻量化卷积神经网络加速器设计

卷积神经网络庞大的权重参数和复杂的网络层结构,使其计算复杂度过高,所需的计算资源和存储资源也随着网络层数的增加而快速增长,难以在资源和功耗有严苛要求的机载嵌入式计算系统中部署,制约了机载嵌入式计算系统朝着高智能化发展。针对资源受限的机载嵌入式计算系统对超轻量化智能计算的需求,提出一套全流程的卷积神经网络模型优化加速方法,在对算法模型进行超轻量化处理后,通过组合加速算子搭建卷积神经网络加速器,并基于FPGA开展网络模型推理过程的功能验证。结果证明：本文搭建的加速器能够显著降低硬件资源占用率,获得良好的算法加速比,对机载嵌入式智能计算系统设计具有重要意义。     

基于嵌入式FPGA加速ORB算法的遥感影像配准方法

卫星上计算资源有限,星载嵌入式处理器处理遥感影像的配准时通常需要很长的时间。可编程逻辑门阵列（FPGA）利用其内部可编程器件可用于加速图像处理。提出了一种基于Xilinx公司的ZYNQ芯片加速ORB算法的遥感影像配准方法,可用于3000×3000像素尺寸的卫星图像配准,缩短了计算耗时,提升了ORB算法的计算能效比。利用FPGA能够实现真正的并行计算电路,实现ORB算法多支路单层流水线的并行计算结构。采用软硬件结合的方法实现架构,能够处理不同分辨率的图像,可灵活配置特征点的数量。基于设计的加速ORB配准方法,获得了较高准确率。与软件实现相比,OVS-1A遥感影像偏移精度损失低于0.05个像元;GF.4遥感影像偏移精度损失小于0.9个像元。将ORB配准算法流程应用在ZYNQ7020上,耗时减少了57.50%。