MEMS陀螺双通道数字接口系统设计

针对现有的MEMS陀螺接口系统只能对一个陀螺进行测控导致标定测控效率低下的问题,提出了一种新型的可同时对两个陀螺进行测控的MEMS陀螺双通道接口系统架构,并设计了一套与之对应的MEMS陀螺双通道测控电路,包括前端模拟电路、后端数字系统和人机交互终端。通过设计的人机交互系统对整个系统的全部功能进行了测试,其中扫频、锁相、稳幅、线性度和零偏稳定性等功能均能正常运行,在实际使用测试中相较于单通道接口系统测控效率提升到2倍以上。     

基于FPGA的硬件ECC校验的设计与实现

随着存储技术的高速发展,以NAND FLASH为存储介质的存储系统具有存储密度高、容量大、体积小、功耗低和成本低等优点,因此NAND FLASH在不同的领域都得到了广泛的应用。然而,由于NAND FLASH本身的工艺局限性,其数据在传输与存储过程中可能发生"位翻转"的现象,故为了保证存储数据的可靠性,NAND FLASH存储系统在使用过程中需要伴随一定的检错与纠错机制。在对常用的NAND FLASH存储系统校验算法进行简要介绍的基础上,结合NAND FLASH的本身特性,确定在系统中使用ECC校验。对ECC校验的原理及FPGA设计实现进行了阐述,并对设计实现进行了功能仿真和试验验证。     

扩频测控信号捕获算法研究与工程化实现

提出一种扩频测控信号捕获算法的设计方案,在详细分析适合扩频测控信号快速捕获算法的基础上,设计程序实现总体框图,并对程序中存在的同步问题给出实际解决方法。通过FPGA程序调试,成功实现对扩频测控信号的实际捕获。结果证明,在45dB-Hz左右低载噪比条件下仍可在0.122 s内实现对测控信号的快速捕获。     

一种基于FPGA的加速图形发生器的设计

介绍了一种采用FPGA芯片构建硬件加速器的图形发生器的设计。在24位色模式下该图形发生器可支持最高分辨率为SXGA（1280×1024）,实际应用和试验表明,在XGA（1024×768）分辨率和24位色模式下可完成场景复杂度1．5以内的二维图形实时生成,并能满足高可靠性和苛刻环境使用要求。     

用于铯光泵磁强计的无磁恒温控制系统设计

针对铯光泵磁强计对原子气室温度高稳定性及无磁干扰的要求,设计了一种用于铯光泵磁强计的无磁恒温控制系统。该系统主要包括无磁加热器件与无磁恒温控制电路。无磁加热器件采用微机电系统工艺的双层对称四线结构,可有效抑制电流产生的磁场;无磁恒温控制电路通过交流加热进一步减小恒定磁场干扰,以现场可编程门阵列为核心,使用直接数字式频率合成技术产生高频加热信号,再经功率放大进行无磁恒温控制,减少硬件电路资源。测试结果表明,气室恒温控制的温度噪声峰峰值可达到0.02 ℃,满足光泵磁强计的性能要求。     

基于FPGA＋DSP＋DDS芯片的雷达信号发生器设计

现代高科技战争对雷达系统设备的功能与性能提出了越来越高的要求，信号发生器作为雷达系统的重要组成部分也面临着更高的挑战，尤其是在体积、重量、功耗以及性能等方面要求越来越严格。分析了目前信号发生器的设计方法及其优缺点，并提出了一种基于FPGA＋DSP＋DDS芯片的雷达信号发生器设计方法，信号发生器具有频率分辨率高、噪声低、体积小、功耗低和控制简单等特点，且在某型产品中成功应用。     

基于VHDL的I^2C总线IP核的设计

简述了I~2C总线的特点；并详细描述了一种在FPGA中实现I~2C总线IP核的设计方法；最后给出I~2C总线IP核在主模式下的收发数据仿真时序图以及实现结果。     

CCSDS中LDPC码编码器的FPGA设计与实现

CCSDS标准推荐了一组适用于深空通信的LDPC码。为了满足在一个系统中使用多种码率LDPC码的需要,设计了一个能够实现标准中4种码率码编码的通用编码器,该编码器合理安排了生成矩阵存储单元,充分复用了硬件资源,用一种码编码需要的资源消耗实现了4种码的编码,大大节省了资源;用VHDL语言在FPGA上实现了该编码器,通过仿真验证,表明该编码器在占用硬件资源不大的条件下,能够正确完成4种码率码的编码。     

基于Compact RIO/FPGA的超高速控制器快速原型设计与试验验证

针对航空发动机主动控制技术对高频响控制需求,提出了基于Compact RIO/FPGA的超高速控制器快速原型设计方法,构建了其硬件平台;基于Lab VIEW软件平台,设计了控制算法程序和I/O接口驱动程序。针对基于模拟计算机搭建的带宽为311 Hz的快速响应2阶系统对象模型,开展了控制步长为20μs的实物在回路超高速闭环控制试验研究,验证了快速原型控制器的有效性。结果表明:基于Compact RIO/FPGA的超高速控制器快速原型可以较好地满足航空发动机主动控制的高频响控制需求。