A follow-up of in-orbit observations of radiation-induced effects in commercial of the shelf memories on-board Alsat-1

This paper presents a follow-up of the results of an 8-year study on radiation effects in commercial off the shelf (COTS) memory devices operating within the on-board data handling system of the Algerian micro-satellite Alsat-1 in a Low-Earth Orbit (LEO). A statistical analysis of single-event upset (SEU) and multiple-bit upset (MBU) activity in commercial memories on-board the Alsat-1 primary On-Board Computer (OBC-386) is given. The OBC-386 is an Intel 80C386EX based system that plays a dual role for Alsat-1, acting as the key component of the payload computer as well as the command and control computer for the micro-satellite. The in-orbit observations show that the typical SEU rate at Alsat-1’s orbit is 4.04 × 10⁻⁷ SEU/bit/day, where 98.6% of these SEUs cause single-bit errors, 1.22% cause double-byte errors, and the remaining SEUs result in multiple-bit and severe errors.     

一种多核实时图像处理模块设计与实现

实时图像处理能力是嵌入式系统中影响系统性能的核心因素.为充分挖掘多核DSP性能,从计算机系统结构的角度出发,开展对多核DSP实时图像处理体系结构的研究,设计了一种基于TMS320 C6678的实时图像处理模块.采用FPGA进行实时图像的采集和缓存,利用四线RapidIO高速接口完成FPGA与DSP之间的数据传输,并设计了四级图像缓冲流水处理结构,实现了图像采集、缓存、处理和发送的并行进行.设计了一套基于数据块共享的实时图像处理多核协同处理机制,可以充分利用C6678八个核的优势,实现对图像的实时处理.     

一种基于AD9956芯片的DDS技术实现方法

概述了直接数字频率合成(DDS)技术的一般原理,详细介绍了由美国AD公司生产的高性能DDS芯片AD9956的结构、性能及工作模式。最后介绍了DDS技术的实现方法,给出了采用Xilinx公司的ISE工具编写的直接数字频率合成的VHDL源程序。     

基于FPGA的多节点无线振动传感器网络的研究

为了实现在军工业、农业、医疗和交通中的远程监控功能,本文设计了基于FPGA的多节点无线振动传感器网络。本系统是在FPGA基础上对SOPC进行软硬件设计,通过FPGA对多个Zig Bee网络节点进行数据采集与控制,能够使振动传感器的数据传输到上位机。经试验验证,本系统的测量精度高、灵敏度线性度好,具有广阔的应用前景。     

SRAM型FPGA单粒子效应测试方法及试验验证

针对空间用SRAM型FPGA器件抗单粒子效应性能全面测试评估的要求,研究内部不同资源电路结构的单粒子效应敏感性及测试方法,利用重离子加速器开展抗辐射加固SRAM型FPGA单粒子效应模拟辐照试验,对配置存储器、块存储器、触发器等敏感单元的单粒子翻转、单粒子功能中断、单粒子锁定特性进行研究。试验结果表明,所提出测试方法能有效地覆盖测试SRAM型FPGA单粒子效应敏感资源,所测试抗辐射加固SRAM型FPGA器件具有良好的抗单粒子锁定性能,但对单粒子翻转和单粒子功能中断非常敏感,静态测试模式下对单粒子翻转更为敏感。有关测试方法和结果可以为SRAM型FPGA的单粒子效应评估及防护提供参考。     

基于现场可编程门阵列实现二维光栅优化设计算法

提出了一种基于现场可编程门阵列实现的遗传算法对二元光栅直接进行二维优化设计的方法。采用二次多项式函数描述二元光栅曲面的面形,给出了基于现场可编程门阵列的遗传算法优化光栅的解决方案;以多项式系数为优化设计对象,选用了适合本设计的硬件实现编码、选择、交叉、变异算子、适应度计算算法,同时引进了精英保存策略来提高程序的健壮性和加快收敛速度。算法充分考虑硬件处理的并行性和流水线特点,利用Verilog HDL语言编程,在Altera的cycloneⅡEP2C50器件上实现。结果表明,该算法对二元光栅优化设计计算速度比软件实现的快四十倍以上,有效提高了二维二元光栅优化设计的速度。     

基于汉明码的32位数据纠错电路设计

空间应用计算机硬件系统的电子器件容易受到电磁场的辐射和重粒子的冲击,导致星载计算机中的数据特别是存储器中的数据出现小概率的错误,这种错误若不及时进行纠正,将会影响计算机系统的运行和关键数据的正确性。根据汉明码的纠错原理,可设计出一个用于32位SRAM存储器的数据纠错电路。该电路基于FPGA实现,具备检测2位错误并纠正1位错误的功能,有一定的实际应用意义。     

基于FPGA的永磁同步电机电流环带宽拓展的比较研究

分析了电流环的数学模型,导出了电流环闭环传递函数,得出带宽的大小与系统延时的大小成反比。传统基于数字信号处理器的PMSM电流环的延时比较大,转速变化越大,带宽的影响越明显,而采用现场可编程门阵列FPGA控制的PMSM,可以将电流环的延时缩小一倍,进而改善速度环的响应能力并试验验证理论分析。     

全并行结构FFT的FPGA实现

提出了一种基于FPGA实现的全并行结构FFT设计方法,采用X IL INX公司最新器件V irtex II P ro,用硬件描述语言VHDL和图形输入相结合的方法,在ISE 6.1中完成设计的输入、综合、编译及布局布线,并用M od-e lS im和M atlab对设计作了联合仿真。结果表明,通过利用FPGA器件中大量的乘法器、逻辑单元及存储器等硬件资源,采用全并行加流水结构,可在一个时钟节拍内完成32点FFT运算的功能,设计最高运算速度可达11ns,可实现对高速A/D采样数据的实时处理。     

相干光接收机时钟恢复算法的FPGA实现

低轨小卫星在进行相干激光通信时,需要实时解决发射端与相干光接收机之间存在的时钟偏差问题。分析了时钟偏差对相干光接收机性能的影响,设计了一种基于Gardner算法的并行化时钟恢复反馈环路来对时钟的偏差进行纠正,对各组成部分的原理进行了说明,并在现场可编程逻辑门阵列FPGA上实现了该算法,将 5 GSa/s 的采样信号在 FPGA中以 156.25 MHz 主频,分为并行 32 路完成时钟同步处理,且实时时钟同步算法仅占用 FPGA 的 590 个自适应逻辑块和4 个乘法器单元。同时,采用自研的集成化相干光通信模块,演示了 10 Gb/s 偏振复用正交相移键控 PM-QPSK 相干光通信系统实验。实验结果证明该方案能稳定地补偿本地采样时钟的频率和相位偏移带来的采样定时误差。以 7%开销硬判决前向纠错码 HD-FEC（Hard Decision Forward Error Correction）为门限,系统的灵敏度优于–51 dBm。