基于Virtex4的SoPC系统设计

随着微电子技术的飞速发展和嵌入式系统要求的提高,硬件集成度迅速增长,以FPGA作为物理载体进行芯片设计的SoPC设计方式已经兴起.以PowerPC405处理器硬核为核心,开发基于PowerPC405的SoPC系统.本系统中,将通常独立的处理器、外设,分别作为硬核、软核集成入FPGA中,达到系统可编程、减少外围器件数目和PCB面积、降低功耗以及提高系统抗干扰能力等目的.针对SoPC开发的关键技术进行分析,最后采用Xilinx的Virtex4 FPGA实现基于PowerPC405的SOPC系统.     

千兆光纤先锋网通信协议及其在网卡中的实现

根据航空电子综合系统的特点,对FC标准簇进行简化,设计了先锋交换网的通信协议(FC-Pio(Fibre Channel-Pioneer Net)协议).重点介绍其在网卡(MC)中的实现.由于简化了通信协议,软硬件的合理分工,使全部控制电路集成在一片FPGA之中,用双面PCB板实现.采用FC-Pio精简协议,也有效地降低了软件通信开销,提高了数据通信效率.     

基于FPGA的大时宽带宽积频域脉压设计

介绍了基于ALTERA公司FPGA器件的高速实时FFT运算单元实现及频率域脉冲压缩处理的设计方法.在分析了基8、按频率抽取FFT算法的基础上,采用多级同步流水线结构,利用现场可编程门阵列(FPGA)完成了最大4096点块浮点FFT.整个设计划分成多个功能模块,采用VHDL描述语言,并在Stratix器件上实现.结果表明,利用FPGA实现复杂的数字信号处理(DSP)算法是完全可行的.     

太空行走100问（七）

出舱活动使用的工具 40航天员出舱活动使用的工具有何特殊之处？分为几种类型？ 航天员出舱主要是为了进行设备维修、保养、检查和安装,因此他们像地球上的检修和安装工人一样要使用各种各样的工具。由于出舱活动用的工具是在太空失重环境中使用,因此这种工具与地面上使用的不同。     

基于FPGA最大迭代次数可变的LDPC译码器设计

文章给出了一种基于FPGA最大迭代次数可变的LDPC译码器设计方法。与传统的固定的最大迭代次数译码相比,该方法将译码的实际迭代次数少于分配的最大迭代时间用于对下一帧数据的译码,可以有效利用LDPC迭代译码过程中的空闲时间,来提高译码器的译码性能。在同样的数据吞吐率下,有效地提高了译码性能,而在同样的译码性能情况下,有效地降低了使用的FPGA硬件资源。非常适合译码性能要求高条件下实时高速译码器的设计。     

基于3D-Winograd的快速卷积算法设计及FPGA实现

近年来,卷积神经网络（CNN）已被计算机视觉任务广泛采用。由于FPGA的高性能、能效和可重新配置性,已被认为是最有前途的CNN硬件加速器,但是受FPGA计算能力、存储资源的限制,基于传统Winograd算法计算三维卷积的FPGA解决方案性能还有提升的空间。首先,研究了适用于三维运算的Winograd算法一维展开过程;然后,通过增加一次性输入特征图和卷积块的维度大小、低比特量化权重和输入数据等方法改善CNN在FPGA上的运行性能。优化思路包括使用移位代替部分除法的方法、分tile方案、二维到三维扩展及低比特量化等4个部分。相对传统的二维Winograd算法,优化算法每个卷积层的时钟周期数减少了7倍左右,相较传统滑窗卷积算法平均每个卷积层减少7倍左右。通过研究,证明了基于一维展开的3D-Winograd算法可以大大减少运算复杂度,并改善在FPGA运行CNN的性能。      

用成本效益选购地面支援设备和工具

在航空公司开始接收一种新机型之前,应该选择和购置飞机维修和运营所必须的地面支援设备和工具。这种购置费用可能很多,因而航空公司应该慎重选择必备的工具。     

基于FPGA的BCH(31,21)码译码器的设计

本文介绍了采用FPGA设计BCH(31．21)码的译码器的方法．译码器能对BCH(31．21)码进行译码和纠正低于或等于2位的随机错误．并给出了在MAX PLUSⅡ软件平台下的仿真结果。     

基于FPGA的惯性平台数字稳定回路设计实现

为了适应平台系统一体化、小型化设计要求,本文提出了以FPGA为核心的数字化平台稳定回路实现方案.在该方案中,对稳定回路的主要组成部分如滤波器、校正网络、PWM模块进行了数字化设计,并给出了相应的FPGA实现方案.FPGA将数字电路的设计软件化,同时具备硬件电路的高可靠性和软件算法的灵活性.实验结果表明,该电路可以达到较...