全文获取类型
收费全文 | 1031篇 |
免费 | 125篇 |
国内免费 | 85篇 |
专业分类
航空 | 558篇 |
航天技术 | 282篇 |
综合类 | 62篇 |
航天 | 339篇 |
出版年
2024年 | 10篇 |
2023年 | 24篇 |
2022年 | 32篇 |
2021年 | 37篇 |
2020年 | 33篇 |
2019年 | 25篇 |
2018年 | 27篇 |
2017年 | 31篇 |
2016年 | 37篇 |
2015年 | 49篇 |
2014年 | 48篇 |
2013年 | 38篇 |
2012年 | 71篇 |
2011年 | 86篇 |
2010年 | 48篇 |
2009年 | 36篇 |
2008年 | 53篇 |
2007年 | 57篇 |
2006年 | 45篇 |
2005年 | 60篇 |
2004年 | 33篇 |
2003年 | 51篇 |
2002年 | 30篇 |
2001年 | 39篇 |
2000年 | 33篇 |
1999年 | 36篇 |
1998年 | 23篇 |
1997年 | 25篇 |
1996年 | 16篇 |
1995年 | 19篇 |
1994年 | 15篇 |
1993年 | 12篇 |
1992年 | 12篇 |
1991年 | 19篇 |
1990年 | 8篇 |
1989年 | 10篇 |
1988年 | 8篇 |
1987年 | 5篇 |
排序方式: 共有1241条查询结果,搜索用时 812 毫秒
41.
目前,星载高速存储设备中采用商用RS编译码IP核来实现数据纠错功能,能够实现的编译码最高速率为800 Mbps,只能依靠多个IP核同时工作达到吉比特高速数据存取速率的要求。星载存储数据发生错误的主要原因是存储区单粒子翻转和存储介质本身特性产生的单比特数据错误。针对星载存储数据的误码特性,本文提出一种RS编译码改进算法,通过对编码算法中的剩余多项式及译码算法中的伴随多项式进行降次处理,减小编译码过程中运算的迭代次数及计算量,以及对编译码算法中的基本运算单元有限域乘法器采用子项复用技术,实现对传统RS编译码算法的改进。结果表明改进后的编译码器能达到最高数据速率为10.5 Gbps,编码器资源较单个商用IP核减少15%,译码器资源减少40%,能够满足后续高速存储平台的应用要求。 相似文献
42.
针对嫦娥四号降落相机在动力下降段的图像可视化传输需求和深空通信下行数传信道带宽受限的矛盾,文章提出了一种动力下降段速率自适应的可视化图像传输方案,对如何保证降落相机图像下传的实时性、完整性、速率自适应性等关键问题进行了讨论,并对方案中涉及的抽帧回放算法、帧格式识别方法、合路调度算法等关键技术进行了详细说明。同时,文中给出了该方案在嫦娥四号在轨的验证情况,结果表明,在数传通信速率受限的情况下该方案实现了降落相机图像的存储管理和可视化下传,具有实时性高、速率自适应、图像下传完整等特点,可以为其他航天器数据管理系统设计提供参考。 相似文献
43.
根据导弹技术的未来发展规划以及遥测数据处理技术的发展趋势,提出如何将分布式数据库这一技术应用到靶场导弹的遥测事后数据处理中,并从各方面详述该系统的布局结构和功能设计。 相似文献
44.
群时延特性对卫星高速数传中继系统的影响 总被引:4,自引:0,他引:4
主要关注线性和抛物线特性的群时延对高速数传系统的影响,在分析了群时延特性的概念后,设计了具有仿真要求的群时延滤波器,建立模型对系统进行了仿真,得出了线性和抛物线特性的群时延对系统接收端信噪比恶化的影响,为整个系统的均衡程度提出了指标要求和参考。 相似文献
45.
潜射导弹试验发射坐标系的原点一般应取在发射时刻(弹动时刻)导弹质心位置,这就需要高精度的水下定位测量系统。本文提出在不具备水下高精度测量能力的条件下,利用水上测量手段,对发射原点进行“靠近”测量并予以修正的方法。通过计算给出发射时刻导弹质心的大地坐标,应用于潜射导弹试验中。 相似文献
46.
47.
48.
49.
为了满足在一个系统中使用多码率低密度奇偶校验(LDPC)码字的需求,设计了一个多码率准循环LDPC(QC LDPC)码编码器;按照功能,将编码器分成输入缓存单元(ISU)、生成矩阵存储单元(GMSU)、矩阵乘法运算单元(MMU)以及输出缓存单元(OSU)4个主要组成部分;通过使用多个小块存储器组合的方式设计ISU可以使无效存储空间降到最低;通过分析各种码率生成矩阵特点,将矩阵进行分割,从而将各种码率生成矩阵所需要的信息存储在若干个存储单元中;MMU用于完成信息位与矩阵的乘法与求和运算,运算单元的数目和GMSU的数目相等;OSU中包括两个存储器,采用乒乓操作,以提高编码速率。通过管脚的选择,此编码器支持0.4, 0.6以及0.8码率3种编码模式。最后用Altera公司的现场可编程门阵列(FPGA)EP1S801508C7对编码器进行了实现。结果显示此编码器仅耗费5 339个逻辑单元,占FPGA总逻辑单元的7%,耗费439 296比特的存储器资源,占FPGA总存储器资源的6%。 相似文献
50.