基于FPGA的星载步进电机控制电路设计

针对航天设备在轨运行时间长、不易更换的特点,提出了一种力矩宽且范围可调的步进电机控制电路设计。该电路原理样机以Xilinx公司的XC3S400pq-208型FPGA为核心控制芯片,以LMD18200为步进电机驱动芯片。在对电路总体设计进行介绍的基础上,重点阐述了航天过程中步进电机阻力矩增加的问题,以及通过脉冲频率和PWM控制技术调节输出力矩的方法。试验结果表明,力矩可调范围的最大值能够使力矩裕度达到4,匹配步进电机在轨运行过程中的力矩要求。     

基于FPGA的ARINC429总线通讯板设计

ARINC429是航空电子设备之间数据传输的航空工业标准。提出了一种基于FPGA实现429总线协议的429总线通讯板的设计方案,可有效节省硬件资源,在一块429总线通讯板上实现多路429总线的收发。通过设计和实验,板卡可以正常稳定工作。     

空间DSP信息处理系统存储器SEU加固技术研究

当前以高性能DSP为核心的信息处理系统被广泛应用于空间飞行器电子系统 中。DSP系统为实现大数据量信息处理,通常需要扩展其外部存储器。而存储器件在空间应 用中容易发生单粒子翻转（SEU：Single Event Upset）,使得存储器件中数据发生改变, 从而导致系统计算结果错误,甚至可能导致系统功能失效。在介绍信息处理系统存储器件SE U机理的基础上,针对DSP信息处理系统存储器的结构特点,提出了一种基于“反熔丝型PROM +TMR加固设计FLASH+EDAC加固设计SRAM”结构的存储器SEU加固设计方案,并进行了原型实 现。实验分析表明该设计具有较好的抗SEU性能和较强的实时性,可以为同类型的空间信息 处理系统设计提供参考。
     

深空通信中的Turbo折线译码器设计

基于分段线性逼近Turbo译码校正函数的方法,提出了Log-MAP折线逼近法。在保证Turbo码固有性能的前提下,其误比特率性能接近MAP(最大后验概率译码)和Log-MAP(对数最大后验概率译码)的理论译码性能,改善系统资源占用情况,同时与Max-Log-MAP的运算速度相差无几。软件仿真结果表明,折线逼近法能带来0.35dB的编码增益。用硬件语言进行描述,时序仿真显示,系统主要资源占用率只比Max-Log-MAP提高8%,系统延时与Max-Log-MAP相当,通过Xilinx的Virtex2系列芯片的实验表明译码速率可达25MHz。     

赛灵思静态随机存储器型FPGA单粒子翻转检测

以XILINX XC2V3000现场可编程门阵列（FPGA）为例,分别通过ICAP和Selectmap接口对配置存储器进行回读检测,并通过局部动态重构的方法实现了故障注入,对单粒翻转（SEU）检测方法进行验证。结果证明回读与重配置是进行FPGA抗SEU设计的有效方法。     

基于希尔伯特-黄算法瞬时测频的DSP实现

文章阐述了希尔伯特-黄瞬时测频技术的基本原理,介绍了希尔伯特．黄瞬时测频算法的DSP软件实现,包括系统软件设计框架介绍、子系统任务划分、DSP／BIOS的应用、BOOT模块、数据处理模块和HPI模块等内容,并给出了实际系统的性能分析。     

CAN总线在飞机交流电源功率控制器中的应用

交流电源功率控制器(APCU)是实现飞机电气负载控制与电源自动化管理的重要组成部分。系统采用CAN总线设计实现了APCU与供电系统处理机和机电综合管理系统的通信。利用流和管道技术编写了基于DSP/BIOS的CAN总线的设备驱动程序。为了满足通信需求,本论文中共设计了2个CAN接口,一个为F2812内置的CAN接口模块,另一个为通过SJA1000的扩展CAN接口模块以备用。通过实际的通信试验,结果表明系统通信运行可靠,数据传输准确,符合预期的设计目标。     

基于FPGA的模糊PID控制器的设计

本文提出了一种基于VHDL描述、FPGA实现的模糊PID控制器的设计,使用自顶向下的设计流程完成了控制器的VHDL设计,并在一个具体的FPGA芯片上实现了该控制器.由于采用了模糊自整定参数技术和增量式PID算法,本设计既降低了FPGA的资源耗费,又改善了传统PID控制器的控制性能.     

基于黑盒测试环境的交会对接软件时序分析技术及应用

航天器空间交会对接难度大,GNC软件对任务的完成起到重要作用.由于交会对接控制软件功能复杂,时序要求严格,这对软件测试提出了很高的要求.基于黑盒测试环境,利用FPGA设计方法和时序分析技术,实现了对交会对接软件重要数据运行时序的捕获和对上下行信号相位关系的跟踪,完善了故障触发和上行注入手段.该测试环境在交会对接软件研制过程中起到重要作用.     

SRAM FPGA电离辐射效应试验研究

针对SRAM FPGA空间应用日益增多,以100万门SRAM FPGA为样品,进行了单粒子效应和电离总剂量效应辐照试验。单粒子试验结果是:试验用粒子最小LET为1.66 MeV·cm2/mg,出现SEU（单粒子翻转）;LET为4.17 MeV·cm2/mg,出现SEFI（单粒子功能中断）,通过重新配置,样品功能恢复正常;LET在1.66～64.8 MeV?cm2/mg范围内,未出现SEL（单粒子锁定）;试验发现,随SEU数量的累积,样品功耗电流会随之增加,对样品进行重新配置,电流恢复正常。电离总剂量辐照试验结果是:辐照总剂量75 krad(Si)时,2只样品功能正常,功耗电流未见明显变化。辐照到87 krad(Si)时,样品出现功能失效。试验表明SRAM FPGA属于SEU敏感的器件,且存在SEFI。SEU和SEFI会破坏器件功能,导致系统故障。空间应用SRAM FPGA必须进行抗单粒子加固设计,推荐的加固方法是三模冗余（TMR）配合定时重新配置（Scrubbing）。关键部位如控制系统慎用SRAM FPGA。