全文获取类型
收费全文 | 444篇 |
免费 | 96篇 |
国内免费 | 85篇 |
专业分类
航空 | 297篇 |
航天技术 | 95篇 |
综合类 | 62篇 |
航天 | 171篇 |
出版年
2024年 | 7篇 |
2023年 | 46篇 |
2022年 | 36篇 |
2021年 | 44篇 |
2020年 | 39篇 |
2019年 | 40篇 |
2018年 | 16篇 |
2017年 | 24篇 |
2016年 | 30篇 |
2015年 | 22篇 |
2014年 | 35篇 |
2013年 | 25篇 |
2012年 | 29篇 |
2011年 | 28篇 |
2010年 | 25篇 |
2009年 | 30篇 |
2008年 | 21篇 |
2007年 | 20篇 |
2006年 | 12篇 |
2005年 | 11篇 |
2004年 | 13篇 |
2003年 | 14篇 |
2002年 | 12篇 |
2001年 | 15篇 |
2000年 | 5篇 |
1999年 | 7篇 |
1998年 | 6篇 |
1997年 | 6篇 |
1996年 | 2篇 |
1993年 | 1篇 |
1992年 | 1篇 |
1991年 | 1篇 |
1990年 | 2篇 |
排序方式: 共有625条查询结果,搜索用时 31 毫秒
121.
122.
本文基于盒式连接和六足定位技术,提出并设计了一种面向未来翼盒水平装配的可重构柔性夹具的实现方案.首先采用CATIA建立了缩微型柔性装配夹具(工装)的三维模型.其次,对该夹具主要部件的强度,装配过程中的主要运动及安装中的测量工作进行了分析,初步验证了翼盒水平装配柔性夹具设计方案的可行性,为真实尺寸的夹具设计和验证提供了参... 相似文献
123.
124.
一种FPGA在轨重构配置数据压缩算法 总被引:1,自引:1,他引:0
《航天器工程》2015,(6):75-78
对现场可编程门阵列(FPGA)在轨重构配置文件压缩,可以大大减少遥控上注时间。为此,文章利用FPGA配置文件中0值较多的特点,结合游程编码(RLC)及字典编码的优势,提出一种FPGA在轨重构配置数据压缩算法,即结合零游程(Zeros Run Length,ZRL)编码的VLZW压缩算法(简称为ZRL-VLZW算法)。为减小航天器载计算机内存开销,使用索引迭代方式存储字典并限制字典长度。采用航天器常用FPGA多种资源占用比的配置文件,利用ZRL-VLZW、LZW和VLZW算法进行压缩测试比较。结果表明:ZRL-VLZW算法性能优于LZW算法和VLZW算法,可有效进行配置文件的压缩,使在轨重构注入数据上注时间减少为原来的1/20~1/3。 相似文献
125.
针对航天电子系统的特殊性,从航天电子系统现场总线技术的发展现状出发,结合现场总线技术的特点,分析了现场总线未来的发展方向。重点介绍了新一代航天电子系统现场总线——有限级联自动重构总线(FCARB)及其在某测量存储系统中的应用。测量存储系统可实现数据并发量10 M,时间同步精度750 ns,系统实时性260 ns。与传统的航天总线相比,新一代现场总线在自动重构、实时性、支持BIT模式、支持仪器总线等方面具有更高的性能,同时对用户更加友好,兼容性更强,能够适应高冲击、高动态等恶劣环境。 相似文献
126.
127.
2.5D机织浅交弯联复合材料具有优良的力学性能及结构整体性,现已广泛应用于航空航天结构中,正确表征材料内部发生挤压或偏转变形的纤维结构形态是从微细观角度研究材料性能的关键。数字单元法是模拟材料内部纤维束形态的有效途径,但得到的纤维束形态依赖于选取的仿真参数。基于2.5D机织浅交弯联SiO2f/SiO2复合材料的Micro-CT观测,利用ABAQUS软件建立了材料的数字单元有限元模型,施加温度载荷及边界约束,模拟织物变形过程,并且提取织物变形后的数字单元特征信息,结合纤维束中心路经及横截面形状离散算法得到纤维束的结构形态。通过分析选取的单元类型、数字单元赋予的弹性性能、单元数、摩擦系数对模拟结果的影响,确定选取模拟参数的主要原则,得到了能反映该材料纱线变形特征的几何模型,并且与Micro-CT观测结果吻合。该方法具有普适性,可指导类似织物复合材料的数字单元建模。 相似文献
128.
针对目前河流仿真所存在的计算效率低,渲染效果不够真实的问题, 介绍了一种基于物理规律的河流实时仿真的方法.提出了一种Poisson圆盘分布的算法,可实现屏幕空间的优秀的分布样式,该算法产生的分布粒子用于表达河流的速度场,进而重构河流表面; 采用一种纹理精灵的技术,通过纹理的动态访问和纹理混合,有效地实现河流表面的渲染.仿真实验证明:该方法可以产生渲染效果非常逼真的河流视景,并能够满足实时仿真的要求. 相似文献
129.
针对数字组合逻辑电路电路故障修复问题,采用遗传算法与可重构器件FPGA相结合的方法设计自演化硬件系统。利用 Xilinx公司 XUPV5-110T FPGA开发板作为硬件平台,搭建虚拟重构电路,并利用软核处理器实现算法。系统进化单元为虚拟重构电路,由遗传算法自动控制生成具体功能电路。实验通过全加器和4位奇偶校验器,验证了硬件电路的自演化。 相似文献
130.
论文总结了非线性降噪研究的现状和信号提取的思想方法,并由正弦函数验证了良好的相空间重构对原始信号的特征挖掘作用. 相似文献