一种高速卷积编解码器的FPGA实现

在现场可编程逻辑器件(FPGA)的基础上，采用模块化设计，将超高速集成电路硬件描述语言(VHDL)和原理图混合输入，设计了一种可实现数据高速传输的卷积编码器和维特比译码器。在编码器和译码器中采用(7，3／4)增信删余方式以提高编译码效率。设计的维特比译码器速率可达100Mb／s。     

被忽略的历史之谜

伏尼契手稿是一份内容不明的神秘书籍，附有插图，成书大约在400年前，书中所用字母及语言至今无人能识别，作者不详。这份手稿被发现以来，专业和业余的译解密码员，如第二次世界大战期间英美顶尖译码专家，都积极研究它，但是连只字片语也未能破译。一连串的失败令伏尼契手稿俨然成为密码术历史中的圣杯。不过有不少人认为，手稿只不过是场恶作剧——因为书中的符号排列全无意义可言。     

一种纠3错BCH译码器的FPGA设计

文章基于一种较新颖的纠3错BCH码逐步译码算法和结构原型,提出了BCH译码器的完整实用化结构,采用FPGA设计并实现了纠3错BCH(31,16)译码器。该译码方案的特点是主体结构通用、资源占用少、运行速度高,非常适合于需要对传输帧的帧头实施特殊保护的数据传输应用场合。     

低密度奇偶校验码快速收敛译码算法研究

介绍低密度奇偶校验码(LDPC码)的构造方法和置信传播译码算法,引入基于校验节点的一种快速收敛译码算法——串行译码算法。从树的深度方面分析串行译码算法的消息收敛特性,证明该算法与置信传播译码算法相比具有较好的收敛特性,且降低了译码复杂度。在加性高斯白噪声(AWGN)环境下,采用BPSK调制方式分别对串行译码算法和置信传播算法进行了计算机仿真。结果表明,串行译码算法的译码性能具有明显的改善。该算法使硬件实现变得更容易,资源占有量会降低,这就为LDPC码的工程实现提供了一种可行的方案。     

飞行数据译码及应用新发展

本文首先介绍了飞行数据记录器的发展过程，并分析了当前飞行数据的开发和应用的研究热点，即采用计算机仿真和动画技术对飞数据的分析和应用，如：飞行参数曲线显示，飞行座舱仪表现，飞行事件报告、飞行技术评估 行航迹再现等。     

人工神经网络用于信道均衡与译码新方法的研究

研究人工种经网络应用于通信中均衡与译码问题，提出了能同时完成均衡与译码的新方法。计算机仿真证明，这种新方法，既适于最小相位信道，也适于非最小相位信道，还适于非线性信道。同时，讨论了非高斯噪声中信号的检测问题，证明了多层神经网络能被训练作为信号检测器，其性能优于传统的线性配匹滤波器和局部最佳检测器。     

深空探测低信噪比通信研究

与传统无线通信相比, 深空通信由于传输损耗巨大、探测器能量受限且轨道多变等因素, 须解决信噪比(Signal to Noise Ratio, SNR)极低、数据接收不连续及信道参数多变等难题. 针对这些问题, 论述了在深空探测极低SNR下需重点研究的深空天线组阵、编码与调制、联合解调译码、喷泉码以及其自主无线电实现等关键技术, 以有效协助解决上述深空通信难题. 同时, 讨论了这些关键技术的发展趋势及其在未来深空通信中的应用.      

软判决Viterbi译码器硬件实现中的支路量度压缩与计算

以工程实现为目的,重点讨论(2,1,6)卷积编码8电平(3bits)软判决Viterbi 译码器硬件实现中的支路量度(Branch Metric)压缩与计算问题,给出了一种解决这一问题的方法以及用该法实现的译码器样机性能实验数据。