一种TPC编译码器的FPGA设计实现

简要介绍了Turbo乘积码的编译码原理,提出了一种基于AHA4540和FPGA的TPC编译码器设计方案.重点给出了TPC编码器的FPGA编程设计的思想以及AHA4540内部寄存器的配置设计,并对所设计配置后的编译码器进行了仿真验证.结果表明,该设计系统具有良好的性能.     

基于DSP的Viterbi译码器的实现

介绍了一种运用DSP技术来实现维特比(Viterbi)译码器的方法。其中介绍了维特比译码器的原理及算法，及维特比译码器实现的过程。算法用C语言来编写，并成功地将其移植到DSP的集成开发环境CCS中。在此基础上，给出了硬件的仿真结果。由仿真测试结果表明，该系统编解码处理速度很高。     

一种高速Reed—Solomon译码器的实现结构与Simulink建模仿真

将修正的Euclid算法作为RS译码的核心算法，讨论了一种RS译码算法的原理与实现结构；以最终采用FPGA实现该RS译码算法为目的，使用Simulink工具建立了RS编译码器的精细模型。     

萤火一号火星探测器遥控译码器设计与实现

对萤火一号(YH-1)火星探测器遥控译码器的设计与实现进行了研究.给出了遥控译码器的基本功能及适合深空的通信链路协议,介绍了采用模块化设计的硬件和工作模式.给出了可靠性和安全性保障措施.多次地面试验结果表明:YH-1火星探测器遥控译码器设计合理,与其他设备接口匹配正常,各项设计指标满足任务书的要求,设备运行稳定.     

RS码多路并行译码器的容错设计

本文根据ＲＳ码的最小重量码原理，首先提出了一种以最佳配置的移位伴随式实现纠错的并行译码新算法，基于该算法多种并行处理的特点，本文介绍了对实现该算法的核心电路－移位伴随式产生电路进行容错设计的方法，以最少的硬件冗余获得９７％的平均冗余替代率，以此方法研制的译码器，体现了纠错码的信息冗余技术与译码器的硬件容错技术的结合，能有效地提高信息传输的可靠性。     

CCSDS-RS(255,223)码高速译码器的硬件实现研究

研究了空间通信用高速Reed-Solomon(255,223)码硬判决译码器的FPGA实现方法,提出一种新的纠错算法实现结构以最大程度提高译码器性能。设计中采用RiBM算法求解关键方程,并通过应用高速比特并行乘法器以及流水线和并行处理方法提高译码通过率。综合和测试验证结果显示,该译码器译码通过速率为1.7Gbit/s,译码延迟为296个时钟周期,优于目前同类型的RS译码器性能指标。     

基于CPLD的巴克码信号发生器与译码器

本文利用CPLD设计了一个11位的巴克码信号发生器,该发生器具有单次和连续输出功能,同时也设计出了一个11位的译码器来驱动发光二极管,当接收到巴克码时发光二极管亮,没有检测到时则发光二极管灭.     

广播卫星接收机PCM数字伴音解码器的研制

论文详细研究了日本１２ＧＨｚ频段广播卫星（ＢＳ）电视中所采用的ＰＣＭ数字伴音,并结合目前中国收听收看日本直播卫星电视的特点,研制出了一种小型的ＰＣＭ数字伴音解码器。该解码器和Ｃ波段卫星接收机配合,可以替代进口的日本Ｋｕ波段卫星接收机,具有较大的经济效益．该解码器经卫星地球站检测中心测试表明：它解调出的Ａ、Ｂ两种模式数字伴音清晰、悦耳,其解调音质和进口的Ｋｕ频段卫星接收机的音质相当。     

用于光纤数字通信系统的三种线路码

本文叙述了一种用于高速光纤数字通信系统中的DmBlM码,并与使用较为广泛的mBnB码和mBlC码作比较。mBnB码的功率谱形状较好,但它存在误码增殖。在高速系统中受器件限制会进一步产生误码,并且随字长增加码变换电路亦将复杂化,而mBlC码某种程度上克服了这些不足。mBlC码的功率谱由连续谱和离散谱两部分组成。当信息码佳号率不为1/2时会出现线状谱,它是产生相位抖动的原因,但它没有误码增殖。mBlC码的电路设计比mBnB简单。 本文着重研讨了DmBlm码。无论信息码传号率为何值,经码型变换后,该种码型传号率均为1/2,以致离散谱线为0,故不会产生相位抖动。由于该种码型功率谱计算较为烦杂,本文给出了用计算机快速相关计算方法获得DmBlM码的功率谱估值。实测所得该种码型功率谱与理论分析亦是一致的。