基于FPGA最大迭代次数可变的LDPC译码器设计

文章给出了一种基于FPGA最大迭代次数可变的LDPC译码器设计方法。与传统的固定的最大迭代次数译码相比,该方法将译码的实际迭代次数少于分配的最大迭代时间用于对下一帧数据的译码,可以有效利用LDPC迭代译码过程中的空闲时间,来提高译码器的译码性能。在同样的数据吞吐率下,有效地提高了译码性能,而在同样的译码性能情况下,有效地降低了使用的FPGA硬件资源。非常适合译码性能要求高条件下实时高速译码器的设计。     

基于多核计算机集群系统的网格分区策略

网格分区技术是提高并行计算效率的重要手段。基于图的分区技术(如Metis等)已经可以完全做到负载平衡,但是随着计算机集群系统的发展,节点间的通讯成为并行计算中的重要时间消耗部分。为此,提出一种适用于非结构网格的新分区策略(MC Partition method),减少了节点间的通讯规模,结果表明,这种分区方法可以较大的提高并行计算效率。     

波音公司的飞机无纸设计技术

美国波音飞机制造公司利用无纸设计技术研制B－777双发宽体客机的成功，开创了飞机设计的新纪元。本文对Boeing公司无纸设计技术的应用情况作了介绍，并对我国航空工业开展无纸设计提出了建议。     

卡尔帕娜·乔拉

早期经历：1988年乔拉开始在美国航空航天局艾姆斯研究中心在该地区的供电局从事计算流体力学的研究工作。她的研究集中于模拟飞机周围遇到的复杂气流，如。“地面效应”中的“鹞”式飞机。这一研究项目的完成是对气流解算程序映射到并行计算机研究的一个支持，并通过进行用动力驱动的空气浮力计算测试了这些解算程序。     

基于扩维并行性实现的并行正交变换算法

为提高正交算法的运算速度,提出了一种将N点的一维正交变换分解成N0×N1点的二维正交变换(N=N0N1)和运算量较少的附加运算的并行扩维正交变换算法.在定义正交变换算法扩维并行性的基础上,讨论了离散傅里叶变换(DFT)、Hadamard变换和Hartley变换等算法的实现及性能.在TMS320C80多处理机平台上不同算法实现的试验结果表明:算法可有效减少数据的相关性、降低编程的复杂性,消除了处理单元片内内存容量的限制,适于以数字信号处理器(DSP)为处理单元的多处理机平台的并行实现.     

通讯系统设计及调试

本文对某预研型号用的通讯子系统的原理设计及调试过程进行了分析和讨论。本文对某预     

提高长线传输数字波形质量的技术措施

从两方面论述数字编码波形在长线上传输的影响因素及其改善措施。通过分析并经实验表明，长线的分布电容影响通常居诸因素之首位。改进长线驱动电路，在一定程度上，可改善其传输波形之质量。另外，可利用长线传输波形的同时，还传输供总线接口电路需要的电源能量，满足总线浮空隔离的要求，有效地抑制了共模干扰。此项技术适用于远距多路串行总线的数据采集系统。     

利用Sun Studio C编译器实现C代码并行化

Sun C编译器提供了在多处理器机器上优化代码的功能,被优化的代码可以使用系统上的多个处理器并行执行,从而大幅提高性能。通过研究编译器的并行化功能,告诉应用软件分析并行化的约束、并行化有依赖关系的循环,改进循环并行化以提高程序性能,以及进行显式并行化,并提出并行化建议,从而为应用软件提高效率提供了一个途径。     

教学评价系统的前端--测评器开发技术

本文重点介绍了教学评价系统的前端测评器的软硬件开发技术。测评器主要由三部分组成：1、客户端（AT89C51）；2、主控端（AT89C52）；3、计算机端（VC＋＋编写界面）。主控端通过串行总线与所有客户端通信。读入客户端数据存放在主控端的RAM中。主控端与计算机ISA总线相连，将主控端RAM中的数据送到计算机中去，然后由VC＋＋处理数据，最后计算机以文字、图形、声音的形式反映各个客户端的信息。测评器主要应用于中小学课堂、娱乐、投票、选举等方面，实现选择及抢答等功能。     

飞机总体设计的并行子空间算法

飞机设计是十分复杂的过程，它需要多个学科的综合协调及许多部门的共同合作。不同的学科之间存在着各种耦合关系。基于响应面的并行子空间算法通过将具有耦合的复杂系统进行分解，使其成为不同的子空间来处理解决耦合、非层次性的设计问题。通过响应面来完成各子空间之间的数据交换与协调，以此来逼近设计空间上的最优解。文中给出了一个飞机总体方案设计中解决飞机概念尺寸的算例，在子空间和系统层中均采用遗传算法进行优化，并与单级遗传算法的结果进行对比。研究表明，该算法能以较少的系统分析次数在设计空间内寻找出一个较好的设计方案，且具有较好的收敛性。