基于803l单片机的发动机转速测量

发动机转速的实时测量巳成为高性能航空发动机研制的重要内容。本文介绍了用803l单片机系统对某型发动机转速进行实时测量的方法，给出了测量系统的硬件结构、实现技术及其实时软件设计。系统时效性强，性能可靠，使用方便。     

基于DSP的UAV飞控计算机设计与半物理仿真

飞行控制计算机(FCC)作为飞行控制系统的核心，担负着多种任务。随着系统功能的日益增多，飞行包线的不断扩大，模拟式FCC已经越来越不能满足系统要求。针对目前FCC向数字式、智能化方向发展，本文利用高速DSP芯片，结合复杂可编程器件(CPLD)，设计出一种集高可靠性、高集成度、高精度于一体的新型FCC，最后在此基础上外加了数据采集卡组成闭环半物理系统，并进行了仿真。仿真结果表明，本文这一全新尝试完全可行，且应用前景将非常广泛。     

基于VB6.0的PLC与上位计算机的串行通信

介绍了Mitsubishi的A系列PLC与上位计算机的串行通信程序设计方法 ,讨论了在程序设计中需要注意的问题 ,并给出部分采用VB6 .0实现的串行通信程序     

GJB 1188A规定的高带宽信号要求简析

介绍了GJB1 1 88A电气接口中高带宽接口的信号分类、信号范围、功率谱分量和压摆率要求、信号分配等一般要求。详细分析了这种接口传输高带宽信号的能力、回路衰减、瞬态响应、脉冲延时、插入增益、增益均衡、动态范围、直流偏置、接地基准以及信号通路输出端的噪声要求等。     

蒙皮拉形工艺优化系统接口技术

针对有限元数值模拟在板料成形工艺分析与参数优化方面出现的瓶颈问题,采用批处理命令集、脚本文件和宏命令为数据接口,基于ISIGHT为优化策略和ABAQUS为有限元模拟平台,搭建飞机蒙皮拉形工艺优化系统,实现成形工艺参数分析的自动寻优.利用该系统实现单凸双曲度蒙皮拉形预拉伸率优化,并进行试验验证,结果表明,优化拉形工艺参数后零件变形均匀程度提高,回弹明显减小.     

基于FPGA 的步进电机细分控制研究

为了解决所选步进电机固有步距角过大而无法满足系统高精度微位移控制要求的问题,以细分控制原理为理论依据,设计了1种基于现场可编程门阵列（Field Programmable Gate Array , FPGA）的单极性细分驱动电路。该电路具有绕组断线检测功能,可在电机转速为2 rad/s的前提下实现16或者更高程度的细分控制。在电路的调试过程中,针对绕组互感问题进行了研究,在很大程度上降低了绕组互感对细分控制精度的影响。试验结果表明：所设计的基于FPGA的细分驱动电路控制精度满足使用要求。     

航空电子系统接口控制文档工具的设计与实现

针对基于信息管理方式实现的传统接口控制文档管理工具无法有效支持航空电子系统协同设计的问题,设计并实现了一套支持设计-分析-测试-验证流程的接口控制文档管理工具-ICDT,采用符合OSGi规范的插件开发技术,将元数据模型与对象关系数据库技术相结合,基于Hibernate/Teneo/EMF/GEF实现了对接口控制文档进行可视化的设计、分析、测试与验证。一方面解决了现有接口控制文档数据管理与航电系统设计过程脱节的问题,另一方面,通过基于系统工程的接口控制文档设计开发流程,能够有效地提高系统设计和集成验证的有效性。     

无人机测控传输中SCCPM优化设计

针对无人机测控传输系统频率资源日趋紧张、电磁环境日渐复杂的现状,为提高无线传输频带效率和功率效率,在卷积码和CPM（Continuous Phase Modulation,连续相位调制）的基础上,提出一种基于SCCPM（Serially Concatenated CPM,串行级联CPM）的无人机遥控、遥测数据传输体制.通过引入Turbo（涡轮）码迭代原理设计CPM解调与卷积译码反馈校正结构,并对CPM解调算法进行优化以减小复杂度,得到相位连续、频谱紧凑、编码增益高、收敛特性好的无人机测控通信系统.仿真结果表明：所设计方案采用级联外迭代方式可获取更高的信噪比增益、更低的错误平层——与典型应用的RS（Reed-Solomon,里德-所罗门）码级联卷积码相比,该方案能够多获取1.6 dB的信噪比增益,表明SCCPM更适用于无人机测控数据传输.     

运用关系代数理论解析接口底层实现机制

接口是面向对象范式和工程领域中的重要概念,认识其实现原理和内部机制有利于提高软件实践过程中的设计开发能力。首先,从普通的接口调用语句的汇编命令入手,描述了接口的使用方法和外在特征;其次,运用数据模型和关系代数等关系理论技术,分析探讨了接口底层机制的实现原理;再次,给出了2种可能的接口实现机制,通过对比分析确立了比较接近真实的底层实现机制,并分析了其静态结构、执行过程及其他特点;最后,相关试验结果表明该模型机制能够满足软件底层体系结构要求并解释了软件的相关呈现现象,从而证明了推断过程和结果的正确性。     

一种采用收发双缓冲结构的1553B总线接口的设计与实现

从简化结构、提高实时性的角度出发,提出了一种RT模式下的1553B总线接口。该总线接口硬件上以BU-61580为总线协议处理器,以FPGA为主处理器,在FPGA内部实现接口粘合逻辑,省去额外电路,做到无缝链接。软件上在接收端采用子地址双缓冲模式,保证数据一致性和正确性,发送端提出了发送双缓冲机制,在保证可靠性的前提下提高了数据更新的实时性。详细阐述了总线接口的设计和实现方案,并通过仿真和实验手段证明了该接口方案的可行性和有效性。