全文获取类型
收费全文 | 165篇 |
免费 | 13篇 |
国内免费 | 4篇 |
专业分类
航空 | 67篇 |
航天技术 | 24篇 |
综合类 | 5篇 |
航天 | 86篇 |
出版年
2022年 | 1篇 |
2021年 | 2篇 |
2020年 | 8篇 |
2019年 | 4篇 |
2017年 | 3篇 |
2016年 | 4篇 |
2015年 | 6篇 |
2014年 | 8篇 |
2013年 | 8篇 |
2012年 | 9篇 |
2011年 | 11篇 |
2010年 | 11篇 |
2009年 | 8篇 |
2008年 | 6篇 |
2007年 | 11篇 |
2006年 | 8篇 |
2005年 | 7篇 |
2004年 | 6篇 |
2003年 | 6篇 |
2002年 | 7篇 |
2001年 | 10篇 |
2000年 | 5篇 |
1999年 | 5篇 |
1998年 | 8篇 |
1997年 | 2篇 |
1996年 | 3篇 |
1995年 | 1篇 |
1994年 | 6篇 |
1993年 | 3篇 |
1991年 | 2篇 |
1989年 | 2篇 |
1988年 | 1篇 |
排序方式: 共有182条查询结果,搜索用时 15 毫秒
181.
文章通过对软件无线电基本理论的研究,得出一种多相滤波数字正交变换的中频软件无线电结构,A/D的采样频率只有原采样频率的一半,这样就降低了对采样器件的要求。为了降低后续DSP处理速度需求压力,文中利用FPGA实现了多相滤波数字正交变换结构的延迟滤波,证明了这种结构的正确性和可行性。 相似文献
182.
在雷达系统设计中,对接收的宽带回波信号直接进行中频采样,然后数字下变频实现正交解调,这样可减少系统的复杂性,提高微波遥感信号处理器的数字化程度和性能.针对高速数字下变频模块时钟速率高和硬件资源消耗大的设计难点,采用8路并行滤波方法降低时钟速率,并优化了滤波器的实现结构,在DSP48硬件资源消耗上节省大约40%.在FPGA中编程实现了8路快行滤波器的数字下变频模块,最后实验结果表明该方法在2 Gb-ps高速采样率下性能优异,占用硬件资源较少,具有较高的工程可行性和实用性. 相似文献