全文获取类型
收费全文 | 3169篇 |
免费 | 695篇 |
国内免费 | 608篇 |
专业分类
航空 | 1957篇 |
航天技术 | 876篇 |
综合类 | 632篇 |
航天 | 1007篇 |
出版年
2024年 | 12篇 |
2023年 | 19篇 |
2022年 | 62篇 |
2021年 | 100篇 |
2020年 | 82篇 |
2019年 | 60篇 |
2018年 | 55篇 |
2017年 | 51篇 |
2016年 | 75篇 |
2015年 | 107篇 |
2014年 | 191篇 |
2013年 | 203篇 |
2012年 | 236篇 |
2011年 | 217篇 |
2010年 | 254篇 |
2009年 | 248篇 |
2008年 | 209篇 |
2007年 | 185篇 |
2006年 | 180篇 |
2005年 | 131篇 |
2004年 | 97篇 |
2003年 | 96篇 |
2002年 | 105篇 |
2001年 | 155篇 |
2000年 | 135篇 |
1999年 | 190篇 |
1998年 | 156篇 |
1997年 | 117篇 |
1996年 | 123篇 |
1995年 | 112篇 |
1994年 | 100篇 |
1993年 | 77篇 |
1992年 | 66篇 |
1991年 | 54篇 |
1990年 | 47篇 |
1989年 | 45篇 |
1988年 | 34篇 |
1987年 | 28篇 |
1986年 | 17篇 |
1985年 | 11篇 |
1984年 | 10篇 |
1983年 | 4篇 |
1982年 | 10篇 |
1981年 | 4篇 |
1979年 | 1篇 |
1900年 | 1篇 |
排序方式: 共有4472条查询结果,搜索用时 0 毫秒
71.
针对微波电路三维集成结构的迫切需求,开展宽带高集成多级射频互连技术研究。主要设计了两种电路结构,多级水平互连电路与多级垂直互连电路。多级水平互连电路中,通过优化同轴-微带线的水平过渡以及倒角过渡方式,得到在DC~30GHz内的仿真结果,回波损耗优于21dB,插入损耗优于0.16dB;多级垂直互连电路中,通过优化BGA板间互连结构,得到在DC~30GHz内的仿真结果,信号的回波损耗优于13dB,插入损耗优于0.57dB。在小型化、高集成的需求下,宽带高集成多级射频互连技术是解决宽带射频信号传输问题的关键技术路径,可以广泛应用在微波电路三维集成结构中,具有重大的应用前景。 相似文献
72.
73.
74.
传统双馈风力发电机(DFIG)控制存在抖振现象,容易造成系统的不稳定。为了减轻控制抖振现象,提高控制的稳定性,在分析了DFIG动态特性的基础上,建立了DFIG的数学模型,设计了超螺旋二阶滑模控制器,并研究了突变风的情况下滑模控制器的控制性能。通过MATLAB/Simulink工具进行了仿真验证。仿真结果证明:滑模控制器具有良好的最优转矩跟踪能力和无功调节能力,与一般的控制方法相比鲁棒性较强,转子控制电压连续,控制产生的抖振可以大幅减轻,系统的稳定性大大提升。 相似文献
75.
76.
77.
78.
“天行者”小型无人直升机自主飞行控制系统设计 总被引:1,自引:0,他引:1
介绍了上海交通大学"天行者"小型无人直升机自主飞行控制系统的设计及实现技术。首先引入了德国柏林工业大学基于牛顿力学建立的小型无人直升机动力学模型,然后基于此模型设计了直升机飞行姿态控制器。之后引入一种针对二次积分模型基于期望响应轨迹设计控制器的控制算法,文中简称为MTC,设计实现了直升机飞行位置的不超调控制和飞行速度控制。实际飞行控制试验结果验证了飞行控制算法的有效性。仿真试验表明,基于MTC算法所设计的飞行导引点方法,可用于实现多航点路径的不减速连续曲线轨迹的飞行控制。 相似文献
79.
80.
为了满足在一个系统中使用多码率低密度奇偶校验(LDPC)码字的需求,设计了一个多码率准循环LDPC(QC LDPC)码编码器;按照功能,将编码器分成输入缓存单元(ISU)、生成矩阵存储单元(GMSU)、矩阵乘法运算单元(MMU)以及输出缓存单元(OSU)4个主要组成部分;通过使用多个小块存储器组合的方式设计ISU可以使无效存储空间降到最低;通过分析各种码率生成矩阵特点,将矩阵进行分割,从而将各种码率生成矩阵所需要的信息存储在若干个存储单元中;MMU用于完成信息位与矩阵的乘法与求和运算,运算单元的数目和GMSU的数目相等;OSU中包括两个存储器,采用乒乓操作,以提高编码速率。通过管脚的选择,此编码器支持0.4, 0.6以及0.8码率3种编码模式。最后用Altera公司的现场可编程门阵列(FPGA)EP1S801508C7对编码器进行了实现。结果显示此编码器仅耗费5 339个逻辑单元,占FPGA总逻辑单元的7%,耗费439 296比特的存储器资源,占FPGA总存储器资源的6%。 相似文献