深空通信中继下行链路特性研究及仿真分析

在深空通信中,由于信号传输距离遥远,功率受限的下行链路信号衰减巨大。为解决上述问题,分析地球大气层和外层自由空间的传输特性差异,提出以地球同步轨道卫星为中继站的下行链路的构想,根据每一段链路特性的不同选择载波频率。仿真结果表明,中继链路可以提高信号传输的信噪比、增大信道容量、降低误码率,提高了深空通信下行链路的可靠性。     

广义RCS及近场电磁散射建模应用

根据电磁场叠加原理,给出了一种与观测天线无关的广义雷达散射截面(RCS)定义,引入对称极化等多种极化散射特征量,计算了近距离观测时金属平板目标的极化RCS曲线;根据广义RCS的定义,在近场电磁散射建模中分解照射场和合成接收,提出了一种有效的近场电磁散射建模方法,并比较了采用方向图等效近似和场分解合成两种方法计算的金属平...     

一种新的基于姿态四元数匹配的传递对准方法

设计了一种新的姿态四元数匹配传递对准方法,并以载机姿态四元数与弹体姿态四元数的四元数乘积作为量测量,推导了姿态四元数匹配量测方程。通过理论分析,得出了载机平台失准角、弹体平台失准角、弹体安装误差角和机翼颤振变形角为小量的情况下,这些量与量测量之间的关系。推导了传统的姿态角匹配传递对准方法量测方程,与之相比,姿态四元数匹配量测方法明显降低了计算量,并分别对两种姿态匹配方法进行了仿真,仿真结果表明：新的姿态四元数匹配方法与传统姿态匹配传递对准方法具有相同的精度。     

一种基于IS-MCMC的多目标跟踪算法

针对密集杂波环境下的多目标跟踪问题,提出了一种基于定向概率数据关联重要度采样的改进马尔可夫链蒙特卡洛(MCMC)算法(IS-MCMC)。首先,基于马尔可夫链蒙特卡洛方法求解具有最大后验概率的量测分配集,并根据量测与目标的定向关联概率进行重要度采样以提高收敛速度。其次,依据量测分配结果更新目标轨迹的感知概率和状态参数,并基于感知概率实现对轨迹起始、维持和终止的判断。为实现对目标的连续跟踪,采用滑窗方法,根据当前帧数据与上一窗口数据的处理结果构建初始量测分配集,利用IS-MCMC对当前加窗数据进行处理。不同杂波密度、目标密度和检测概率下的仿真实验表明,IS-MCMC相比MCMC在计算效率、轨迹跟踪性能和环境适应能力上更具优势。     

纳米粒子原位杂化酚醛/炭纤维烧蚀防热研究

采用原位杂化方法分别制备了SiC、SiO2和Al2 O3 3种纳米粒子杂化酚醛树脂,扫描电镜观察发现,纳米粒子均匀分散在酚醛树脂中,与酚醛树脂形成“海-岛”结构;热重分析结果显示,纳米粒子杂化酚醛树脂的降解过程分为3个阶段,通过Kissinger法对杂化酚醛树脂热分解活化能进行计算,发现纳米粒子能够降低树脂第1阶段的热...     

拦截机动目标的变论域模糊末制导律设计

为提高拦截大机动目标的制导性能,应用变论域模糊理论,设计了一种模糊自适应的末制导律。将目标的机动加速度视为外界干扰,根据李亚普诺夫函数分析变论域模糊制导律参数的自适应律,保证了视线角速率收敛到0附近领域,从而确保了制导精度。仿真结果表明,所提出的变论域模糊末制导律在目标机动下可精确拦截目标,具有良好的鲁棒性能。     

非等间隔滤波及其在导航系统中的应用综述

滤波的目的是从序贯量测中在线、实时地估计和预测出动态系统的状态和误差的统计量.现存的大多数滤波方法要求传感器信息同时测量并同时到达,但是传感器获得的信息往往不满足此条件,即信息是非等间隔的.信息的不等间隔特性影响到导航精度,非等间隔滤波的提出为该问题提供了一类解决方案.针对国内外非等间隔滤波及其在导航系统中的应用现状,...     

在创先争优中增强和提高学生党员的党员意识、党员素质方法研究

在党的基层组织和广大党员中开展创先争优活动,是党的十七大作出的重大部署,通过创先争优活动的开展,在高校基层党组织和党员队伍中培养、发现、树立、运用先进优秀的好榜样,发挥先进、优秀好榜样的作用,尤其是学生党员在学生中的标杆的树立和作用的发挥。本文在学院目前党校教育的基础之上,进行分析研究,总结经验,开拓创新,寻找增强和提...     

一种包带抱紧结构动态特性的试验研究

对卫星上一种安装气瓶的包带抱紧结构进行了力学动态试验的分析研究,测试了包带抱紧结构组件的基频特性随拧紧力矩的变化以及随振动量级的变化,测试数据表明抱紧结构基频随拧紧力矩增加而提高,并在一定拧紧力矩下达到稳定。经过模拟星上振动环境的测试,得到了频率特性保持稳定的拧紧力矩。在三种不同量级的正弦振动下,试验数据表明振动量级会...     

基于DVB标准的RS码编译码器的实现

论文介绍了DVB标准的RS码的编译码的设计和实现,针对有限域乘法的代数特点,提出了一种新的有限域乘法器结构,大大降低了编译码电路的复杂度。在传统的译码器基础上,设计了新的译码器结构,并用Verilog语言实现了编译码器的各个模块功能,在现场可编程门阵列（FPGA）芯片上实现和验证了该设计结构。