HiFire高超声速项目延期

由于高超声速技术难度过大,飞行试验成本太高,HiFire高超声速试验项目不得不延期到2017年才能完成。但是研究人员将利用延期带来的充足时间完成一系列前期试验,为项目收官做好技术储备。     

展向离散抽吸法控制边界层转捩实验研究

通过实验成功发展了一种生成大振幅稳定条带的有效方法,即展向离散抽吸方法。在此基础上,开展条带控制边界层转捩的研究。实验在水洞中进行,以零压力梯度平板边界层为研究对象,利用氢气泡时间线法观测引入条带前后人工激发转捩边界层中扰动发展变化,分析条带对转捩的控制效果及参数影响。结果表明,展向离散抽吸方法生成的稳定条带最大振幅可达28.4%U（U为自由流速度）;实验中引入的宽度14和28mm的稳定条带都能起到抑制转捩的作用;条带振幅越大、宽度越窄,抑制效果越明显。研究结果为探索降低水/空气中航行器摩阻的新技术提供有价值的参考。     

并行组合扩频通信系统变换域干扰抑制技术研究

为提高并行组合扩频通信系统抵抗窄带干扰的能力,研究自适应多门限和DT-FCME两种变换域算法抑制并行组合扩频通信系统中窄带干扰的问题。经仿真验证,两种算法能够对系统中高斯白噪声环境下的多种窄带干扰起到较好的抑制效果。最后对比分析了两种算法抑制不同类型窄带干扰时的优缺点。     

深空探测器自主规划技术研究进展

在深空探测过程中,探测器飞行距离远、所处环境动态多变,传统地面站遥测遥控方式很难满足探测器控制的实时性、鲁棒性和安全性等要求,迫切需要探测器具有自主性,而自主规划技术是实现探测器自主运行的核心技术之一.介绍了自主规划技术发展历程,给出了深空探测器自主规划内涵,分别从自主规划和执行框架、任务规划知识模型、任务规划和重规划...     

试飞运营支持团队：“敢把后背给战友”

<正>在试飞一线有一群人,拥有着许多与大飞机的合影。每当迎来一场胜利,团队里的伙伴总是会吆喝着大家合张影,照片里,旭日初升或是满天繁星,皑皑白雪或是明媚骄阳,四季、各地的美景风貌总是将他们心中的主角——大飞机装点得格外好看。在一线,几乎每一场胜利,他们都有幸见证。也几乎每一次战斗,都有着他们的身影。他们,就是跟着飞机走南闯北的试飞运营支持人。     

潜射导弹发射原点测量方法

潜射导弹试验发射坐标系的原点一般应取在发射时刻(弹动时刻)导弹质心位置,这就需要高精度的水下定位测量系统。本文提出在不具备水下高精度测量能力的条件下,利用水上测量手段,对发射原点进行“靠近”测量并予以修正的方法。通过计算给出发射时刻导弹质心的大地坐标,应用于潜射导弹试验中。     

发射脉冲载波泄漏抑制研究与实现

对发射端采用双平衡正交调制器产生线性调频造成载波泄漏的原因进行了详细分析,提出了采用直接数字合成(DDS)技术产生发射端线性调频信号的实现方法,从而很好地解决了载波泄漏的问题,并给出了试验结果。     

火星大气来流模拟装置CFD仿真与试验

根据我国火星着陆巡视器工作过程,其着陆发动机需要在相对火星大气高速迎风运动中可靠点火。由于巡视器着陆时发动机喷管出口气流与火星稀薄气流方向相反,目前无法通过理论计算准确获得着陆过程的动态流场对发动机起动过程的影响量值。为验证火星着陆环境下发动机点火的适应性,需要建立发动机的火星大气来流试验环境模拟条件。为模拟发动机在火星大气条件下的相对运动,在真空舱内发动机保持固定,前端设置环形来流形成装置,该装置在发动机喷管周围形成一定速度的逆向来流包络。采用数值模拟技术结合试验验证方法,在火星着陆器巡视器主发动机性能考核试验中,针对来流的形成装置开展了设计研究工作。来流模拟试验测试数据表明:在确保贮箱供应压力稳定的条件下,来流模拟系统能够形成100~200 m/s速度的稳定来流,发动机在来流下能稳定启动工作,真空舱压力满足试验要求。     

二维非结构网格Euler方程的LU-SGS算法

研究了将二维非结构三角形网格重新排序后，用LU-SGS隐式算法计算Euler方程的方法。分析了网格不平衡情况下该方法的可行性和应用效果。计算了不同翼型在不同流动条件下的二维Euler方程，并与四步Runge-Kutta显式方法进行了比较，结果验证了此方法具有良好的计算和收敛效果，以及在粘性计算方面的潜力。运用此方法对某预研型号的头部外形进行了设计和选择。该方法克服了以往隐式方法大量耗费内存的弱点，达到了计算耗时短和占用内存少的统一。     

基于新Euclid实现结构的高速RS译码方案及FPGA实现

Reed-Solomon码具有很强的突发与随机错误纠正能力,已经被广泛应用于卫星通信、军用通信、计算机系统等领域.本文以修正的Euclid(ME)算法为核心算法,设计了一种具有流水线结构的高速时域RS译码方案.对于ME算法提出了一种新的实现结构,取消了一般ME电路实现结构中用来终止迭代的控制电路.用新ME实现电路构成的RS译码器结构简单、规则,易于FPGA实现.以具有8个符号纠错能力的RS(255,239)译码器为例,完成了RS译码器的FPGA设计.工作时钟频率为45MHz时,译码器的吞吐率达到360Mbit/s,译码延迟仅为402个时钟周期.