排序方式: 共有14条查询结果,搜索用时 31 毫秒
1.
根据南航北京分公司的地面生产情况,提出了一套完善的地面生产监控系统设计方案。地面生产监控系统主要用于监控飞机预落及在机坪上的生产活动,并采用事件机制协调SOC、CGS、货运及飞机维修厂的生产工作。该系统将对运行指挥部的地面航班监控提供强力支持,对保障航班正常性及延误原因调查具有重要意义。提出以网络在线游戏的设计理念和架构处理企业生产问题,从而满足一线运行单位对信息系统即时性、易用性和易部署性的强烈需求。 相似文献
2.
针对目前编码辅助载波同步算法中复杂度较高、延时大的问题,提出了引入辅助停止判决机制的编码辅助载波同步算法。在现有的编码辅助载波同步结构基础上,该算法能对环路信噪比(SNR)进行实时判定,在环路SNR满足限定条件后提前停止编码辅助载波同步迭代,而不影响译码性能。采用新的相位估计方式估计含相位噪声的载波相位,提升了该条件下的环路信噪比。仿真采用码率为1/2的低密度奇偶校验(LDPC)码作为编码方式,结果表明:在误码率为10-5时,该算法减少了约50%的编码辅助载波同步迭代次数;在含相位噪声的信号条件下,与理想解调译码相比,性能损失不超过0.15 dB。 相似文献
3.
4.
多码率RS码部分并行译码结构设计 总被引:1,自引:0,他引:1
为了满足在一个通信系统中使用多码率RS(Reed-Solomon)码的需求,提出了一种多码率部分并行结构的RS码译码器.按照功能,该译码器可分为伴随式计算模块,关键方程求解模块以及错误位置和错误值求解模块3个主要组成部分.针对符合CCSDS标准的2种RS码的特点,将运算系数相同的伴随式计算子单元进行复用;在关键方程的求解运算中使用一种新颖的部分并行结构,使得复用部分和非复用部分的运算周期相同,以减少运算等待时间,提高译码效率;在错误位置和错误值求解中采用查表方式完成Forney算法的系数相乘,并复用求逆查表运算和系数相同的钱氏搜索计算子单元,以减少资源的消耗.通过码率选择信号,可以选择RS(255,223)和RS(255,239)2种译码模式.通过Altera公司的FPGA(Field Pro-grammable Gate Array)对该多码率译码器进行了硬件实现,结果显示此译码器仅消耗2981个逻辑单元和9472 bit的存储器资源,大大低于2种单一码率译码器消耗资源的总和. 相似文献
5.
一种低复杂度的极低信噪比高动态信号载波粗捕获算法 总被引:2,自引:0,他引:2
针对传统的时域匹配平均周期图算法计算复杂度高的问题,对极低信噪比高动态信号的载波粗捕获算法进行了研究,提出了一种改进的带有补零的频域移位平均周期图算法。该算法采用多速率频域移位运算简化了多支路多普勒变化率匹配,与原算法相比,其计算复杂度降低倍数为匹配支路数与补零倍数之比,捕获性能几乎不损失。给出了算法中影响捕获性能与计算复杂度的关键参数设计方法。在信噪比(SNR)为-41 dB(载噪比C/N0=18 dBHz)、载波多普勒频偏为-300~300 kHz、多普勒变化率为-800~800 Hz/s、码速率为20 bps条件下对两种算法进行了仿真,结果表明在基本满足后级载波跟踪需求条件下,即频偏精度均达±12 Hz时,多普勒变化率精度均达±25 Hz/s,捕获概率都在90%以上时,改进算法捕获时间比原算法增加了8%,计算复杂度降低了70%。 相似文献
6.
提出了一种基于Nvidia公司Fermi架构图形处理单元(GPU,Graphic Processing Unit)的分层低密度奇偶校验LDPC(Low-Density Parity-Check)码译码算法的译码器结构优化设计.利用GPU架构的并行性特点,采用帧间与层内双重并行的处理方式,充分利用流多处理器硬件资源,有效缓解了分层译码算法并行度受限的问题.此外,通过采取片上constant memory存储器压缩存储校验矩阵以及利用片外global memory存储器对译码迭代信息进行联合访问的优化方法,有效降低了访存延迟,提高了译码吞吐率.测试结果表明,通过采用多帧并行处理和存储器访问优化可以提升基于GPU的LDPC译码器吞吐率14.9 ~34.8倍. 相似文献
提出了一种基于Nvidia公司Fermi架构图形处理单元(GPU,Graphic Processing Unit)的分层低密度奇偶校验LDPC(Low-Density Parity-Check)码译码算法的译码器结构优化设计.利用GPU架构的并行性特点,采用帧间与层内双重并行的处理方式,充分利用流多处理器硬件资源,有效缓解了分层译码算法并行度受限的问题.此外,通过采取片上constant memory存储器压缩存储校验矩阵以及利用片外global memory存储器对译码迭代信息进行联合访问的优化方法,有效降低了访存延迟,提高了译码吞吐率.测试结果表明,通过采用多帧并行处理和存储器访问优化可以提升基于GPU的LDPC译码器吞吐率14.9~34.8倍. 相似文献
8.
就采用中频感应加热技术,预热各种工业模具的过程,对模具温度测试和加热工艺智能控制等方面进行了有关技术探索和论述,讨论了分析了该测控技术的主要特点和需要注意的问题。 相似文献
9.
设计了一种高效的多码率LDPC(Low Density Parity Check)码译码器结构,提出了一种校验节点更新单元(CNU,Check Node Updating Units)与变量节点更新单元(VNU,Variable Node Updating Units)的设计方法.按照"化整为零"的思想,将CNU与VNU分成若干小的运算单元,在不同码率下对这些运算单元进行动态组合构成新的CNU与VNU,从而减少不同码率下硬件资源的冗余,提高了译码速率.最后,按照本文提出的译码器结构,使用Altera公司Stratix系列的FPGA EP1S80实现了中国数字电视地面广播传输标准中使用的0.4,0.6和0.8三种码率LDPC码的译码器.实现结果表明:该结构的多码率译码器仅比单码率译码器多耗用12%的硬件逻辑资源,存储器相当;而相对于传统的多码率译码器结构,本结构在不增加硬件资源的情况下,将0.4码率码字的译码速率提高了100%,将0.6码率码字的译码速率提高了50%. 相似文献
10.