转速对铝铜层状复合板搅拌摩擦焊接接头组织性能的影响

采用搅拌摩擦焊接(FSW)对铝铜层状复合板进行焊接,研究转速对焊接接头组织性能的影响。结果表明:FSW接头在焊缝区域内铝铜金属呈层状分布;随着搅拌头转速的增大,焊核区(NZ)中铝与铜晶粒尺寸增大;转速为1180 r/min时,铝层焊缝中心区域平均显微硬度为33.0 HV,超过母材显微硬度,抗拉强度为127.21 MPa;转速为750 r/min时,铜层焊缝中心区域平均显微硬度为99.7 HV,达到母材显微硬度的82.05%;孔洞缺陷是造成接头力学性能较低的主要原因。     

萤火一号探测器有效载荷数据管理器设计

针对萤火一号探测器各有效载荷的需求设计出安全、可靠的载荷数据管理器(PDHU), 实现对其 进行数据采集、处理、存储以及供配电等; PDHU提供操作系统, 便于应用软件的 开发; 针对火星探测的实际情况, 对地通信采用无交错的RS码加卷积码的级连编码方式进行信道编码.      

基于时域法的运载火箭风载荷动力响应分析

为研究新一代运载火箭在垂直转运过程中所受地面风载荷的影响问题,采用时域法对运载火箭地面风载荷响应特性进行了分析。编制了基于谐波叠加法的地面风载荷时程样本模拟程序,并通过与目标功率谱函数的对比来验证程序的正确性。在建立火箭有限元分析模型的基础上,对火箭在不同参考风速下的动力响应进行了计算分析。分析结果表明：编制的基于谐波叠加法matlab程序能很好的模拟脉动风载荷,火箭风载荷动力响应随参考风速的增加而增大。     

基于ASIC技术的1553B IP核的设计

针对卫星轻小型化的应用需求和现有1553B总线接口设计存在缺陷的问题,提出一种面向航天器综合电子的1553B总线协议ASIC芯片设计方案,并介绍了自主研发的1553B协议IP核设计. 1553B IP核采用自顶向下的设计方法,使用Verilog硬件设计语言进行编程,实现了1553B总线中的总线控制器BC和远程终端RT功能. 分别从1553B IP核总体框架、BC/RT共享模块、BC功能模块和RT功能模块详细介绍了IP核的设计.1553B IP核设计完成模块仿真验证、ASIC芯片系统仿真验证和FPGA验证,通过DDC的1553B板卡对设计进行验证,误码率小于10-9. 实验结果表明,本IP核设计具有可靠性高、可移植性强、资源占用少、实时性好的特点.      

一种面向航天器综合电子的ASIC芯片设计

航天器综合电子系统通用功能集成并芯片化是目前航天器电子系统的发展趋势. 针对中国航天器电子系统小型化、综合化的应用需求,提出一种面向航天器综合电子的ASIC芯片设计方案,分析了ASIC芯片设计中的关键技术,包括芯片系统工作模式、IP核的开发应用、可靠性和低功耗设计,1553B简易终端控制模式是芯片的技术特色和典型应用. ASIC芯片的功能设计、系统仿真验证、FPGA验证和物理设计均已完成,进入流片状态. 芯片的FPGA验证结果证明了芯片设计的有效性和可靠性. ASIC芯片旨在达到国军标548S的要求,应用场景是航天器内数据总线接口单元和遥测遥控.      

面向深空探测应用的集成一体化载荷数管技术

深空探测对探测器有效载荷电子学及数管的轻小型化和自主能力提出了更高要求.将各载荷电子学与传统的载荷数管集成一体化设计,构建新型高度集成的载荷数管体系结构,可以实现资源集约利用,提高信息融合能力,利于实施自主管理.本文介绍了嫦娥系列探测器载荷电子学及数管设计的现状;提出两种新型一体化载荷数管体系结构,其中第一种低成本集成化方案已应用在中国首次火星探测任务中;通过对未来深空探测载荷数管的技术需求进行分析,对载荷数管发展趋势进行了展望.      

萤火一号火星探测器在轨图像处理技术

为提高信道利用率,对萤火一号(YH-1)火星探测器在轨图像处理技术进行了研究.给出了图像处理单元的图像压缩算法原理,设计了压缩图像数据传输的健壮差错控制方案,介绍了针对图像传输设计的图像预览和点播技术.试验结果表明:图像压缩流有较强抗误码特性.     

导弹弹射装置作动简的建模与仿真

首先描述了导弹弹射机构作动筒的工作过程,建立了描述作动筒动特性的物理模型和数学模型,然后利用MATLAB求解仿真模型,得到气缸动特性参数随时间变化的可视化仿真结果,最后分析了惯性负载、行程、有效面积对作动筒动特性的影响,为正确设计新的导弹弹射装置作动筒提供了理论依据。     

层级优化技术与壁板结构优化研究

为了实现结构优化设计中形状、位置、尺寸等设计变量的解耦,在对现有优化理论及算法分析的基础上,介绍了广义层级优化技术的思路并分析了其优缺点,并基于广义层级优化的思想,提出了基于模型的狭义层级优化技术。对PCL语言参数化自动建模技术进行研究,并结合复杂加筋壁板类结构层级优化算例对狭义层级优化技术进行了验证,优化后减重效果明显。优化过程及结果表明层级优化技术可行,具有工程使用价值。     

1553B总线控制器编解码设计

1553B总线以其可靠性高、实时性好的优点被广泛应用于航天领域.针对目前中国采用进口芯片实现1553B通信存在的弊端,这里采用FPGA来实现1553B通信.当前1553B解码器只支持正负信号同时输入.本文对解码器进行改进,实现支持只正端信号输入、只负端信号输入和正负端信号同时输入三种模式.根据1553B编码器和解码器的设计过程和工作原理对所提方案进行测试.结果表明,本文设计方案与采用进口芯片的方案相比,测试结果一致性良好.经过大量测试,这里设计的具有自主知识产权的1553B IP核运行稳定,能够满足航天工程化的要求.