共查询到20条相似文献,搜索用时 15 毫秒
1.
研究JPEG2000标准中CDF9/7提升小波的硬件实现问题,提出一种适合大尺寸卫星图像实时处理的FP GA设计,并对其进行仿真验证。该设计使用VHDL语言进行描述,并以XiLinxVirtexII系列中的xc2v1000-4bg575器件 为基础,在ise6.1下完成综合,用Modelsim5.8进行后仿真。综合器件最高工作时钟110MHz。分析表明,该设计在功耗 和资源敏感的场合具有优势。 相似文献
2.
文章采用VHDL语言与原理图输入相结合的方法,运用ALTERA公司STRATIX系列FPGA器件,实现了Rader正交变换算法,并用QuartusⅡ和Matlab软件对设计进行了联合仿真,然后将设计下载到FPGA开发板上进行了硬件验证。 相似文献
3.
介绍了应用VHDL技术设计RAKE接收机多径搜索器的关键技术。详细叙述了其工作原理和设计思想,并用可编程逻辑器件FPGA予以实现。 相似文献
4.
在本科毕业设计中引入在系统可编程(ISP)技术,奖重点突出ISP技术的特点,这些特点包括各个公司生产的可编程器件知识、软件工具系统、自顶而下的设计思想和硬件描述语言(HDL)等。学生通过毕业设计教学环节的学习,能全面地了解和掌握在系统可编程技术,也能提高学生的创新能力和解决实际问题的能力,本文通过实例介绍了我们在本科毕业设计中取得的一些实践经验。 相似文献
5.
讨论JPEG2000标准中算术编码器的硬件实现问题,提出一种适合静止图像实时处理的FPGA设计,并对其作仿真验证。该设计使用VHDL语言进行描述,并以X ilinx VertexⅡ系列中的xc2v250-6 fg256器件为基础,在ise6.1完成综合,用Modelsim5.7进行后仿真。综合器件最高工作时钟103MHz。分析表明,该设计能满足JPEG2000框架下灰度图静态压缩的实时处理要求。 相似文献
6.
刘培培 《华北航天工业学院学报》2009,(1):1-3
本文介绍了利用VHDL语言,在MAXPLUSⅡ平台上,使用CPLD实现串行、并行两种信源方式的CRC码的设计及其模型验证结果。无论是串行,还是并行的信源要想实现CRC码设计必须建立校验、纠错两个模块,完成数据传输中的差错控制。同时在用硬件实现CRC码传输的过程中,比较了串、并两种方式的优缺点。 相似文献
7.
结合某型导弹时频测量装备研制,针对电磁式继电器接点通断瞬间的抖动会对其控制的电路(测试电路)产生很大影响,造成被控电路(测试电路)的工作状态不稳定;介绍了一种ISP—CPLD(ISP—In System Programmability;CPLD-Complex Programmable Logic Device)器件—MACH4系列器件,给出了开发设计流程,详细讨论了基于ISP—CPLD器件的防继电器弹跳电路的设计方法。 相似文献
8.
9.
10.
11.
文章结合TDICCD和FPGA器件特点,主要从设计目标分析,VHDL算法描述、综合、布线、仿真、代码优化、代码测试验证等几方面,阐述了TDICCD时序设计的全过程;利用同步设计的思想避免了竞争与冒险;利用RC延迟模块实现了时序的精确调整;利用模块化思想提高了代码的可重用性、可测试性、可读性。最终,实现了一个6MHz像元输出速率下能正常工作的TDICCD的成像系统。 相似文献
12.
文章介绍一种Xilinx ISE结合MATLAB对数字系统进行联合设计与仿真的方法,这种方法通过MATLAB来完成数字系统的原理方案仿真、分模块设计仿真和系统参数获取;在Xilinx ISE FPGA设计软件中编写VHDL语言程序来实现具体设计;在ModelSim波形仿真软件中进行波形仿真;通过比较Xilinx ISE与MATLAB的仿真结果差异来实现硬件模块的功能验证、模块内参数的调整和系统功能的直观验证;最后以某一设计实例介绍了该方法的具体应用。 相似文献
13.
基于CPLD的循环冗余校验码的实现 总被引:2,自引:0,他引:2
刘培培 《北华航天工业学院学报》2009,19(1)
本文介绍了利用VHDL语言,在MAXPLUSⅡ平台上,使用CPLD 实现串行、并行两种信源方式的CRC码的设计及其模型验证结果.无论是串行,还是并行的信源要想实现CRC码设计必须建立校验、纠错两个模块,完成数据传输中的差错控制.同时在用硬件实现CRC码传输的过程中,比较了串、并两种方式的优缺点. 相似文献
14.
支持SDLG同步协议的信息传输总线,在弹上得到广泛的应用,介绍以FPGA为核心的支持SDLG同步协议接口电路的设计,也给出了实现该设计的原理性框图,介绍了该接口电路的工作过程。该接口电路用VHDL语言设计,能够很好地移植到弹上各种需要支持SDLG同步协议的设备中。 相似文献
15.
文章结合TDICCD和FPGA器件特点,主要从设计目标分析,VHDL算法描述、综合、布线、仿真、代码优化、代码测试验证等几方面,阐述了TDICCD时序设计的全过程;利用同步设计的思想避免了竞争与冒险;利用RC延迟模块实现了时序的精确调整;利用模块化思想提高了代码的可重用性、可测试性、可读性。最终,实现了一个6MHz像元输出速率下能正常工作的TDICCD的成像系统。 相似文献
16.
介绍了基于ALTERA公司FPGA器件的高速实时FFT运算单元实现及频率域脉冲压缩处理的设计方法.在分析了基8、按频率抽取FFT算法的基础上,采用多级同步流水线结构,利用现场可编程门阵列(FPGA)完成了最大4096点块浮点FFT.整个设计划分成多个功能模块,采用VHDL描述语言,并在Stratix器件上实现.结果表明,利用FPGA实现复杂的数字信号处理(DSP)算法是完全可行的. 相似文献
17.
针对传统的航天控制系统中断控制电路集成度低,可移植性差的特点,在SOC系统中,利用可编程逻辑设计实现了二级中断控制电路。介绍了用VHDL语言实现中断控制器的方法,及如何使用SOC实现对中断的控制,设计去除了传统IC电路的繁琐,实现了数字化、集成化设计,这种设计方法的优点是方便更改中断顺序,设计更改周期短、成本低。 相似文献
18.
19.