基于FC光传总线的分布式容错系统组通信协议

分布式容错系统常用于构造高可靠的关键应用,其核心构件组通信协议(GCP)实现了带有可靠性语义的多对多的通信原语。本文主要讨论基于光纤通道(FC)总线用于分布式容错的组通信协议,探讨了使用冗余消息技术实现实时、可靠数据传输的方法,提出了将数据和控制消息分开处理来实现数据输入实时性和控制消息按因果顺序提交的算法,力求获得最大程度的并行性。提出并设计了基于领导者-跟随者的故障处理机制,利用两阶段事务处理协议实现故障处理中的视图同步和状态切换,给出了协议的设计原理和实现框架。最后给出了该协议在基于PowerPC单板计算机的三余度容错飞行控制计算机系统中的运行结果,并对该结果进行了简要分析。     

微电脑可编程序控制器在火箭发动机实验中的应用

本文通过“可编程序控制器”在固体火箭发动机实验中的应用,控制方案的比较与选择及典型程序分析,介绍了这种新型控制机的独特优点.说明在实现火箭发动机实验室、实验站、试车台的自动控制方面,可取代继电接触器、顺序控制器、步进控制器等,优于计算机(单片机、单板机、STD工业总线标准控制机).是一种理想的机电一体化的自动控制方向.     

基于文件的MIL-STD-1553B总线传输研究

MIL-STD-1553B总线适用于小数据量的周期信号以及极少的非周期性信号的传输。为简化机载环境中任务数据传输的设计,提出了基于1553B总线的文件传输需求。简单介绍了1553B总线字格式和消息格式,提出了基于满帧和余帧的大块数据传输方法,构建了文件信息帧和文件数据帧,分析了文件传输的时序和发送及接收的流程。通过设计新的方式命令字实现BC→RT的文件传输,通过设计向量字实现由RT请求传输文件的异步通信。     

某弹载计算机GJB1188A接口的设计与实现

栽机要求悬挂物必须实现GJB1188A中数据总线(GJB289A)的远程终端(RT)功能,同时实现GJB1188A中任务悬挂物投放允许等接口功能.描述了一种采用TMS320C6713B高速浮点DSP为核心的GJB1188A接口的实现方法,从硬件平台组成、控制逻辑实现、驱动软件结构三个方面来说明GJB289A(RT)功能的实现方法.介绍了任务悬挂物投放允许等接口的一种设计实现方法.从而将以往单一的GJB289A总线接口模块与嵌入式计算机结合在一起.满足了体积和成本上的要求.使嵌入式弹载计算机在GJB1188A接口的前提下实现与机载火控系统的通信、进行同步的数据采集与控制.     

双总线通信架构的航电系统双机备份技术研究

针对采用两种通信总线作为主要通信的复杂航电系统，通过研究其体系结构，利用故障树对系统可能故障进行分析，优化了单总线通信系统中主备机表决算法，设计了一种双总线通信系统中主备机的同步和双机切换机制，提升了双机切换的性能，实现了系统故障时的平滑切换运行，提高了双机切换的实时性和双机备份系统的可靠性。     

SIFT:飞机控制用的容错计算机的设计和分析

SIFT(软件实现容)是飞机关链性的控制应用的一种可(亻告)性计祘机,这种计祘机是通过处理件中间的任务重复而实现容。主处理件是一发现有的小型计祘机,和一些对1/0系统起接口作用的标准微型计祘机。采用专门设计的冗余总线系统互连各处理件实现故障隔离。错误检测和分析以及系统重新组合都用软件来实现,重复任务冗余地执行。对每个重复结果使用之前都要实行表决。因此,用三任务可容许在处理件或总线中有任何单个故障,且容许在重新组合之后接着发生的故障。由各分隔处理独立执行的任务处理机只要求松驰同步。文中叙述了一种新的容同步法。SIFT软件结构非常大,且在形式上规定使用SRI所提出的SPECIAL语言。     

基于DSP的机载数据采集记录系统的设计

针对载机任务单元多通道数据采集记录的需求,设计了一种基于高速浮点运算数字信号处理器（DSP）TMS320C6713的机载数据采集记录系统。利用TMS320C6713处理器芯片集成的增强型直接存储器存取（EDMA）和同步多通道缓冲串行口（M cBSP）模块实现对存储芯片的直接连接和数据操作,简化了硬件接口设计,避免了总线冲突,提高了处理器的工作效率。系统在某型数字化对抗训练系统中的实际应用表明该设计实用可行,并在实时数据采集记录应用中具有较好的通用性和扩展性。     

线性令牌传递总线的网络冗余方法

简要介绍了网络冗余的三种方法，并对线性令牌传递总线采用的面向数据位的同步冗余和面向数据块的同步冗余两种实现方法进行了详细的分析和比较。     

低空突防实时航迹规划计算机方案设计研究

地形跟踪/地形回避、威胁回避(TF/TA2)实时航迹规划计算机是综合TF/TA2低空突防系统的控制核心.系统按照由它产生的最优航迹产生制导指令,并控制飞行器按此最优航迹完成突防任务.本文提出了一种实时航迹规划计算机的设计方案.该方案采用由共享存储器耦合的三个智能模块(即智能总线接口、航迹规划处理机和数据处理机)并行运行的结构,以提高系统的运行速度,满足低空突防对航迹规划计算机的实时性要求.其中,航迹规划处理机和数据处理机的双机互备份降级运行方式提高了系统的可靠性.此外,以闪存为存储介质的内存数据库使系统检索和读取机载数据的速度大大提高,且闪存的非易失性保证了机载数据的可靠性.     

国外军用自动测试设备(ATE)的发展趋势

未来军用ＡＴＥ将向如下几个方面发展：·大力采用和推广ＶＸＪ总线作为ＡＴＥ的总线标准．由于ＶＸＩ总线标准可满足新一代军用ＡＴＥ对计算机及其系统接口技术的要求，因此，ＶＸＩ总线自动测试系统已成为国际上最新的标准化、开放式、模块化的仪器系统．被大力采用和推广．·将进一步向小型化、便携化和通用化方向发展采用一台小型，可方便携带、通用化的高性能测试仪器／系统来完成对作战飞机、导弹、雷达、火控系统、声纳。通讯等各种电子装备的检测和维修任务，可节省大量人力、物力和财力；·注重综合诊断支持系统设计思想，向诊断测…     

航管信息系统IP地址冲突解决方案

为适应现代空中交通管制工作发展的需要，给管制部门提供准确、可靠、及时的飞行动态信息。空管技术保障部门完善的设备备份工作既能更好地确保设备的正常运行又能相应地降低风险。在航管系统的备份方案中怎样解决两个相同的计算机名和相同的IP地址之间的冲突以及系统之间的数据同步就成为了一个难题。     

基于CAN总线的冗余系统同步技术研究

为了解决自动油门伺服控制器冗余系统中双CPU时钟不同步导致的系统工作不稳定问题,本文提出了一种改进的同步技术,该技术通过CAN总线通信,基于PYP协议进行信息交互,实现双CPU的时钟同步。通过开发试验板进行验证测试,测试结果表明,该技术可以有效地解决冗余系统同步问题,同步后的时钟误差为微秒级,大大优于硬件同步技术的毫秒级。     

基于PCI总线接口的SD主控制器的设计与实现

SD卡已在消费型电子产品中得到了广泛应用,在显示控制系统中如何实现对SD卡的支持也变得很重要,而目前在机载计算机中占主流的PowerPC微处理中没有集成SD主控制器,因此研究和实现在PowerPC模块中对SD卡的读写访问就显得很有意义。在分析SD主控制器规范的基础上,采用功能模块化的方法,设计和实现了基于PCI总线接口,支持DMA传输的SD主控制器。测试结果表明,该SD主控制器数据传输稳定,并且具有硬件逻辑方便移植、重构的特点,可应用于PCI总线接口的嵌入式系统中。     

某型涡扇发动机分布式容错控制系统设计与试验验证

为了提高某型涡扇发动机控制系统的安全性和可靠性,提出1种分布式架构下的容错控制方案。基于模块级硬件冗余的思想,设计了包含7个智能节点的基于TTP/C(时间触发协议)总线的发动机分布式容错控制系统,可以实现核心控制节点的硬件备份。基于控制律重构的方法,采用模型参考变结构控制算法设计了容错控制器,可以根据系统故障情况将控制结构切换至无故障的控制回路中。搭建了涡扇发动机分布式容错控制系统硬件在环仿真试验环境,开展了容错控制系统的试验验证。结果表明:在核心控制节点故障时,容错控制系统可以在120 ms内快速启用热备份节点代替故障节点;在非核心控制节点故障时,容错控制系统可以在100 ms内完成控制回路的切换,并保证发动机各状态量不产生明显波动。     

基于SCADE实现的三余度飞控计算机系统任务同步

余度技术是提高可靠性的有效途径,余度系统同步是余度技术的关键。在SCADE开发环境中采用图形化建模方式搭建三余度飞控计算机任务同步模型,应用自动代码生成技术将任务同步模型生成高可靠嵌入式实时代码,省略代码单元测试,具有开发周期短、安全性高等优点。在实际应用中能稳定可靠的完成了任务同步,为余度系统作用发挥奠定了基础。     

远程逻辑卷复制系统的状态机设计

在容灾系统数据中心和备份中心分别设计了事件驱动型状态机；备份中心启用日志卷，保证了DCM操作中系统数据的一致性不被破坏；采用循环DCM，提高系统的响应速度。基于该机制的状态机可以保证状态转换的正确性，降低系统的复杂度，有效地维护数据的一致性和系统的高可用性。     

大数据制造企业的安全备份策略与实现

数据备份已成为数据安全程度的一个重要衡量指标。为了保证数据的安全性,必须对数据进行可靠的备份,选择专门的备份软件、硬件并且制定完善的备份策略来保证数据的高可用性。文章重点论述了数据备份的重要性、数据备份的技术分类以及我公司现有的存储备份系统,并以数据库、备份软件为例分析实现备份策略。     

小卫星/小运载可重构多核计算机设计

通过共用小卫星与小运载的电子系统,能够降低卫星发射成本、实现卫星与运载的快速集成及测试、减少卫星的发射与入轨时间,从而达到快速响应自然灾害等突发事件的目的。传统航天器电子系统难以兼顾运载段任务的高实时性和在轨段任务的高可靠性要求,因此本文将多核处理器技术、可重构技术和航天器电子系统设计相结合,提出了基于可重构技术的小卫星/小运载多核计算机设计方案。该设计方案分为运载和在轨两种工作模式,通过现场可编程门阵列(FPGA)的快速重构来实现计算机两种工作模式的快速切换。其中运载模式将FPGA配置成并行构架的三核处理器,通过3个处理器并行计算来提升计算机的处理能力;在轨模式将FPGA配置成冗余构架的三核处理器,通过3个处理器互为冗余备份来提升计算机的长期可靠性。经过基于Markov过程理论的系统可靠性分析,表明系统在轨段的长期可靠性得到显著提升。同时经过地面半物理仿真系统仿真测试,运载段的控制周期可以达到10ms,满足运载段任务的实时性要求。     

试验任务质量管理系统中数据同步策略的研究与应用

根据海上测控任务准备和实施的特点,研究了试验任务质量管理系统的数据同步策略,针对系统高实时性、有限网络带宽、使用单位多、适应多种工作模式的要求,采用实时差异同步数据同步策略。详细阐述了该系统数据同步的设计和实现,包括系统部署架构、分布式数据库复制技术和XML技术主辅相结合数据同步技术的应用。     

捷联惯性导航计算机综合测试平台的硬件设计与实现

导航计算机的功能及性能验证一般需要基于实际的惯性传感器来进行联调测试。为了便于导航计算机在实验室快速地开展性能验证工作,设计了一种面向捷联惯导革统算法及性能验证的惯性多传感器信息模拟综合测试平台。平台基于PCI 总线的PC/FPGA 的架构方案,对传感器信息进行硬件仿真,实现了多路、多类型惯性器件实时、同步输出。通过与真实导航计算机连接,测试验证了此半实物仿真测试平台信号输出的有效性。