星载遥感CCD相机高性能时序发生器的研制

文章介绍了星载遥感CCD相机高性能时序发生器的研制过程。根据TDICCD驱动时序信号的特点,采用先进的EDA工具（包括Libero IDE、Synplify Pro、Modersim等）对时序发生器进行了设计、综合、仿真。研究了反熔丝现场门阵列（Field Programmable Gate Aarray,FPGA）器件自身结构的特点,在自动布局布线的基础上采用人工干预的方法对局部寄存器和逻辑门进行了合理布局布线,优化输出I/O时序,使得驱动CCD的水平转移信号之间偏斜最小,并精确调整了水平转移信号的相位关系,从而提高了CCD模拟信号的精度,使时序发生器达到最佳性能,同时缩短了研制周期、降低了成本。     

FPGA 在线仿真器—— 一种开发 FPGA 的新途径

介绍ＦＰＧＡ在线仿真器的功能、特性及设计原理。使用这种简单的ＦＰ－ＧＡ硬件测试平台，可以方便、快捷地使ＦＰＧＡ设计达到最佳设计性能，提高设计工作效率，减少设计风险，降低设计成本。该仿真器电路简单，体积小，成本低，是较为实用的ＦＰＧＡ硬件测试平台。     

一种FPGA在轨重构配置数据压缩算法

对现场可编程门阵列(FPGA)在轨重构配置文件压缩,可以大大减少遥控上注时间。为此,文章利用FPGA配置文件中0值较多的特点,结合游程编码(RLC)及字典编码的优势,提出一种FPGA在轨重构配置数据压缩算法,即结合零游程(Zeros Run Length,ZRL)编码的VLZW压缩算法(简称为ZRL-VLZW算法)。为减小航天器载计算机内存开销,使用索引迭代方式存储字典并限制字典长度。采用航天器常用FPGA多种资源占用比的配置文件,利用ZRL-VLZW、LZW和VLZW算法进行压缩测试比较。结果表明:ZRL-VLZW算法性能优于LZW算法和VLZW算法,可有效进行配置文件的压缩,使在轨重构注入数据上注时间减少为原来的1/20~1/3。     

一种新的Turbo译码算法及其仿真实现

通过对Turbo码的原有译码算法的研究和仿真,发现原译码算法延时较大、译码速率较低,为了改善译码性能,提高译码速率、减小译码延时,文章提出了一种新的译码算法,并进行了性能仿真和工程实现,证明这种译码算法具有良好的性能和实用价值,与原有译码算法比较,在性能上也有优越性。     

一种SRAM-FPGA在轨重构的工程实现方案

针对航天器电子系统在实际工程中要解决的星载资源受限、长寿命、高可靠等特殊问题,文章提出了一种基于静态随机存取存储器型现场可编程门阵列(SRAM-FPGA)在轨重构的方法及工程实施方案,对如何保证数据可靠传输与可靠存储等关键问题进行了讨论,并且给出了在某卫星工程中的具体设计方案和在轨验证情况。结果表明,采取的重构设计圆满完成了目标FPGA的功能升级以及在轨实时刷新,工作稳定正常,可以为其他航天器电子系统设计提供参考。     

一种基于COTS的SAR分布式目标模拟方法

针对目前合成孔径雷达(SAR)目标模拟器通常只能模拟点目标,且通用化程度和实时性较低的问题,提出了一种基于商用现成品或技术(COTS)的SAR分布式目标模拟方法。利用NI PXI平台构建了一个基于电磁仿真的SAR分布式目标模拟器,由电磁仿真软件模拟获取目标散射特性,并通过高速网口输入硬件设备进行采样及卷积操作得到仿真SAR回波数字信号,经数模转换模块完成对SAR数字信号的调制并输出模拟回波,可以直接用于SAR系统的数据验证。模拟器采用数字式一体化硬件设备,由NI PXIe-5646R和PXIe-5840进行信号的接收和发送,PXIe-7902作为系统核心进行高速实时数据运算。系统以现场可编程门阵列(FPGA)为核心,通过LabVIEW RT (Real Time)和FPGA模块直接进行访问,能实时、高速地采集和处理数据。经过测试,该目标模拟器可以生成分布式目标的射频回波信号,环路验证结果证明了本文提出方法的有效性。另外,本文提出的方法适用于多种雷达信号的模拟,通过设置不同的信号体制或接收外部信号输入,可以实现灵活的SAR目标模拟。     

一种基于状态转移的雷达脉冲时序特征描述方法

雷达脉冲具有时间序列的明显活动规律,传统的基于脉冲描述字的雷达脉冲频繁序列提取,只能获取脉冲序列片段,序列片段之间的时序关系不明确,无法描述整个信号的时序特征。提出了一种基于状态转移矩阵的雷达脉冲时序特征描述方法,将雷达脉冲时序分为固定序列和概率转移,通过挖掘出的雷达脉冲重复间隔序列,按照状态转移矩阵的模型,完成时序片段的拼接,描述整个雷达信号的脉冲时序特征,从而为雷达信号时序特征和工作模式研究提供依据。     

时序信号设计的一种新方法

文章结合高速时序工作的特点,从实现的角度提出了一种利用软件调整时序的新方法。在可编程逻辑器件中,利用数字时钟管理器(DCM),通过模块化和增量式设计思想达到对高速时序信号的精确调节。最终实现了一个20MHz速率的时序控制,调节精度达到100ps。     

一种基于热分析的FPGA时序分析方法

FPGA的实际工作温度是决定FPGA时序分析可靠性的决定因素。为了克服FPGA结温难以获取的问题,充分保证FPGA时序分析的可靠性,文章提出了一种基于热分析的FPGA时序分析方法。该方法通过对整机设备内热环境分析和建模来获取FPGA的实际工作温度,在此基础上进行FPGA时序分析和温度余量分析,准确获取FPGA时序信息。该方法包含热分析和建模、FPGA时序温度参数获取、FPGA时序分析、温度余量调整等4个过程。文章还结合具体应用,对该方法进行了过程说明和应用结果分析。通过该文提出的基于热分析的FPGA时序分析方法,可以准确计算获取FPGA器件的实际结温,并在此基础上开展时序分析,从而有效保证了FPGA时序分析的准确性和可靠性。     

基于测试块滚动的FPGA自测试方法研究

为了满足航天应用高可靠性的要求,实现对航天器FPGA生产和使用过程中可能发生的永久故障的及时检测,文章提出了一种基于测试块滚动的FP-GA自测试方法,该方法采用内建自测试的思想,与传统的测试方法相比,可以实现CLB级的故障定位,适用于FPGA芯片的筛选、固化以及在系统运行等各阶段的永久故障检测。     

基于FPGA的CMOS图像传感器LUPA-4000时序设计

文章在分析CYPRESS公司CMOS图像传感器LUPA-4000驱动时序的基础上,采用现场可编程逻辑阵列(FPGA)作为其硬件实现平台,使用Verilog作为该时序设计的编程语言,设计了在其极限频率66MHz下,包含系统校时功能、积分时间可调功能、并行操作功能、多斜率积分功能和NDR(Non-destructive readout)功能的驱动时序。该设计不仅能产生正确的时序以驱动芯片正常工作,而且充分开发了该器件的辅助扩展功能,大大增加了器件使用的灵活性,有效提高了该传感器的成像品质。经软件仿真和结合硬件平台的测试证明:该设计的正确性和稳定性均满足要求。此时序设计驱动下的探测器芯片动态范围更大、工作更灵活,适合于空间探测,尤其适用于空间暗目标的动态跟踪。     

基于FPGA实现遥测数据解扰分接的设计

为满足高码速率数据流的分接要求，提出了一种由现场可编程逻辑阵列（FPGA）实现遥测数据解扰分接的设计方案。该方案用-XILINX SpartanⅡ XC2S50芯片实现搜索帧同步、数据解扰和数据分接单元，用超高速集成电路硬件描述语言（VHDL）进行编程，可处理码速率768kb／s的数据流。因用单片FPGA实现。减小了电路体积。     

基于FPGA的串行RS+Viterbi级联译码器的设计与实现

提出了一种基于现场可编程逻辑阵列(FPGA)的RS码(255,223)级联卷积码(4,3,3)译码器及其实现,给出了系统结构。其中级联译码器均采用串行结构,减少了资源占用。卷积译码使用Viterbi算法,给出了其初始化网络、分支度量计算、加比选、累计度量储存、幸存路径储存和回溯等主要部分;RS译码采用欧几里德算法,给出了伴随式计算、错误位置和错误值多项式计算(钱搜索计算错误位置、福尼算法计算错误值)、模二和计算解码输出等关键部分。     

基于低比特量化神经网络的红外目标识别方法及其FPGA实现

红外目标识别系统成为航空航天、无人驾驶等军事和民用领域中一项至关重要的技术。红外目标识别算法是红外目标检测识别系统中的核心之一。传统红外目标识别技术往往依赖人为的特征选择,无法对复杂困难的红外目标实现高效、准确的识别。本文提出了训练中反量化与通道级量化相结合的量化策略,有效减小量化误差对网络模型性能的影响。实验结果表明:本文提出的低比特量化算法在红外数据集上有着优异的表现。在硬件部署方面,本文提出了更加高效的卷积计算单元,提高了硬件资源的利用率,同时也达到了更高的峰值性能。最终,在PYNQ-Z2嵌入式现场可编程门阵列(FPGA)上进行验证,系统在150 MHz的时钟频率下达到了90.6 GOP/s的峰值吞吐率,其功耗为2.5 W。