FPGA设计中的亚稳态问题及其预防方法研究

由于在复杂FPGA（Field Programmable Gate Array,现场可编程门阵列）设计中存在跨时钟域,通常会产生亚稳态现象.为有效地预防和解决该问题,分析FPGA设计中亚稳态的产生机理及其对数字信号处理系统的影响.根据不同的信号同步类型,针对单比特电平信号、脉冲信号和边沿信号,分别给出基于触发器级联的跨时钟域信号同步方法;针对并行信号,提出基于异步FIFO （First In First Out,先进先出队列）和握手协议的跨时钟域同步方法;并通过仿真手段分析信号同步方法的有效性及其适用范围.结果表明：这些方法能够正确有效地完成跨时钟域信号同步,预防可能出现的亚稳态问题,从而提高复杂FPGA设计的可靠性和稳定性.     

基于TTE端系统的时钟同步设计与实现

随着航空电子体系架构的日益更新,航空机载总线技术得到了飞速发展.时间触发以太网作为新一代的航空总线适合在分布式综合模块化电子系统中应用.时钟同步机制是该网络的核心技术,通过该技术建立的高精度全局同步时钟是保障TTE的数据通信强实时性和确定性的先决条件.本文在分析研究TTE时钟同步算法的基础上,提出了符合SAE AS6802协议标准的TTE端系统的时钟同步机制的设计方案,并在FPGA硬件上得以实现.     

利用Glonass进行时钟同步

目前精密同步全球时钟的方法之一是利用导航卫星系统的信号,可是利用Ｇｌｏｎａｓｓ信号进行时钟同步很长的时间来一直受到限制,因为缺乏商品型Ｇｌｏｎａｓｓ时间接收机。由于Ｇｌｏｎａｓｓ投建放慢,很难估计对定时接收机的实际需求,反过为又影响时接收机的开发。     

某转台时钟同步控制系统的设计与实现

本文介绍了一种基于感应同步器的时钟同步转台控制系统,该系统将感应同步器做为转台的位置反馈元件,采用鉴幅式测角电路作为转台位置传感器接口,将前放电路固定在轴端,最后通过提高接口电路的CPU处理速度、增加时钟同步机制、高速输出接口等措施解决了由于转台系统控制时钟与感应同步器测角时钟不同步导致的位置数据不可靠的问题,实现了在转台运动控制系统中的闭环应用,同时解决了原鉴相式感应同步器控制系统中由于工控机升级引起的中断瓶颈问题,并最终实现了0.00005°的角度分辨力。     

一种基于时间触发光纤通信网络时钟同步设计

为解决传统时间触发光纤通信网络(TTFC网络)的时钟同步拥堵问题,提出了基于改进型串行时间码(IRIG-B码)的TTFC网络时钟同步方案。该方案采用了改进型的IRIG-B码作为时钟同步方式,改进型的B码信号将同步周期和码元脉宽调整为传统B码的1%o,即改进型的B码信号为每毫秒1帧的时间串码,同时采用数据总线与时钟总线相分离的设计模式,避免了TTFC网络中发送端时钟与数据发生冲突的同时增加了对时的精度。为进一步验证方案的有效性,基于可编程逻辑器件(FPGA)逻辑设计搭建环境进行测试验证。最终试验结果表明,该方案能正确的进行数据收发,同时有效地避免了TTFC网络中的时钟与数据发送冲突,提高了系统带宽。     

基于AADL的跨域信息系统的设计与验证方法

根据美国国防部赛博安全过程的要求,研究人员提出了基于AADL的跨域信息系统的设计方法。在扩展AADL安全属性集的基础上,实现了数据收发、收发验证、数据加密等一系列功能。以简化组件端口、支持域间交互、统一加解密属性为优化导向,进一步扩展AADL安全属性集,凝练一致性规则与加解密规则,提出一种新的跨域信息系统设计方法与验证方法,并开发相应工具验证了设计方法的一致性与加解密性能。     

分区OS与TTE网络之间的时钟同步方法研究

随着航空电子系统综合化模块化程度的不断提高,日益增加的软件功能使得系统规模和复杂程度随之增加。为了满足系统高安全、高可靠的性能需求,确保周期任务的顺利执行,提出了一种基于时间触发以太网与ARINC 653分区操作系统的时钟同步优化算法,在传统算法的基础上,分别针对起始点同步与周期性调整两个阶段进行了算法优化。经试验验证,算法能够更加精确地对上下层时钟周期进行同步,有效地缩短了起始点同步时长、提高了周期性调整精度。     

一种物联网的时钟服务器配置方法

为了进一步提高物联网时钟同步的准确性和有效性,文中提出了一种时钟服务器的配置方法.此方法是在建立一个时钟服务器配置优化模型的基础上,利用粒子群优化算法求解出时钟服务器的配置结果,并对此方法进行了仿真实验验证.实验结果表明,此时钟服务器配置方法能够满足物联网时钟同步的要求,并且降低了配置代价.     

基于1553B总线的机载电子设备时钟同步

电子设备已深入到现代飞机中的每一部位,但各电子设备没有一个统一的时钟标准,严重影响了飞行后的数据分析,将飞机的应答分系统提供时钟标准利用1553B航空总线发送到每一个电子设备中,可以解决时钟不同步的问题。     

美国跨域作战体系研究

介绍了美国海军协同作战系统、空军先进作战管理系统等跨域作战理念,深入剖析了美军跨域作战体系的历史背景、武器构成、异构信息火力一体的体系,得出互操作平台在跨域作战的重要性.最后,总结了跨域协同体系发展理念和对我军相关系统建设的启示.     

基于FPGA的多通道数字信号下变频器设计

研究了无线通信接收机中。经A／D转换后到基带处理前的中频信号的下变频处理。提出了用FPGA实现多通道数字信号下变频的新设想。通过分析CIC滤波器、HB滤波器和多相滤波器的特点和性能，将它们与抽取器相结合．对MD转换后的数据进行抽取，降低了信号采样率，减轻了后续DSP处理基带信号的压力。结合一个具体的多信道信号．通过软件仿真和在FPGA器件的实现，证明了该方案的正确性。此设计方案集CIC滤波器、HB滤波器和多相滤波器的优点于一身。使设计出的数字信号下变频器能够处理更高频率的信号。     

基于FPGA和FIFO的信号延时系统设计

短波信道模拟器是对短波电台进行测试的重要设备,它能够模拟短波信道的主要特点。结合短波通信的原理介绍了短波多径传输延时效应,提出了一种全新的信号延时的方法。该方法基于FPGA和FIFO,测试结果表明其能满足我们的设计要求。     

FPGA在TDMA扩频信号传输格式中的应用设计

通过在时分多址(TDMA)系统中引入扩频技术,提出了采用FPGA芯片设计一种多进制编码扩频信号传送的方法;介绍了该设计方法的特点和实现流程。在相应硬件开发平台上的仿真试验结果表明,该设计是行之有效的。     

基于FPGA的数字Costas环的设计与实现

通过对数字Costas环路原理的分析,提出了新的环路鉴相方式,且环路参数可根据锁定情况及时修改,确保锁相环路稳定工作。详细阐述了环路各部件的参数及电路设计。ChipScopePro实时观测FPGA内部信号和Matlab仿真结果表明．该Costas环路具有十分优良的性能。     

PowerPC桥/存储器控制器FPGA验证平台的设计

针对PowerPC桥/存储器控制器功能逻辑的验证需求,采用软硬件协同测试的方法构建基于FPGA的逻辑功能验证平台.通过采用激励-响应的功能测试方法和无缝移植嵌入式操作系统、应用程序的软件测试方法,对待测逻辑功能进行差错验证.实践表明,该验证平台的调试方式全面,故障定位准确,有效提高验证效率,缩短开发周期.     

用FPGA实现DDS的设计

主要介绍了直接数字频率合成器DDS(Direct Digital Frequency Synthesizer,简称DDS)的原理和特点,研究了用FPGA实现DDS的设计方法,给出了为提高芯片运算速度、加大输出带宽、减小芯片面积等而采用的流水线架构、查找表压缩等优化方法.并给出了仿真结果.     

基于MATLAB-Modelsim-ISE/Quartus的FPGA联合开发设计

介绍了一种基于MATLAB-Modelsim-ISE/Quartus的FPGA联合开发设计方法,将MATLAB强大的算法建模、数据产生、数据分析及数据可视化能力与Modelsim优秀HDL仿真功能进行有效结合,以加速FPGA开发调试及验证。以Gardner定时同步算法的开发为例进行说明,给出了联合开发设计的详细步骤。用实例说明了这种FPGA联合开发设计的可行性及有效性。     

基于DSP和FPGA的笔划字符发生器设计

介绍了应用于航空电子系统中的一种笔划字符发生器设计方案;论述了该模块的功能要求以及硬件实现方法。该模块的设计基于高性能的数字信号处理器ADSP20160,通过软件产生各种满足要求的画面。该设计成功应用了可编程逻辑器件FPGA,简化了设计过程,缩短了设计周期,减小了模块体积并降低了设计成本。     

基于FPGA技术的多功能接口控制卡设计

随着测试技术的不断发展,为了满足信号种类、数量繁多的测试需求,考虑实现多路接口信号的复用、处理,提出了基于FPGA技术的开关阵列,及信号采集和激励的设计方案.实现了信号的多路复用、交叉互连、采集和激励,也充分考虑到系统扩展性和性能增长能力,以及实施方案的先进性、可行性,将实用有效地满足自动化测试需求.     

基于DSP＋FPGA的智能天线系统设计与实现

针对LS—DRCMA（解扩重扩最小二乘算法）,提出了一种采用FPGA＋DSP结构实现的智能天线系统。根据LS—DRCMA算法对数值特性的要求和Xilinx公司的Virtex－4以及TI公司的TMS320C6416T硬件结构适合进行定点运算的特点,采用双FPGA＋单DSP结构来实现整个算法,并详细阐述了软硬件的实现和优化。实验结果证明,该系统收敛速度快,扩展性能好。