SRAM型FPGA单粒子效应测试方法及试验验证

针对空间用SRAM型FPGA器件抗单粒子效应性能全面测试评估的要求,研究内部不同资源电路结构的单粒子效应敏感性及测试方法,利用重离子加速器开展抗辐射加固SRAM型FPGA单粒子效应模拟辐照试验,对配置存储器、块存储器、触发器等敏感单元的单粒子翻转、单粒子功能中断、单粒子锁定特性进行研究。试验结果表明,所提出测试方法能有效地覆盖测试SRAM型FPGA单粒子效应敏感资源,所测试抗辐射加固SRAM型FPGA器件具有良好的抗单粒子锁定性能,但对单粒子翻转和单粒子功能中断非常敏感,静态测试模式下对单粒子翻转更为敏感。有关测试方法和结果可以为SRAM型FPGA的单粒子效应评估及防护提供参考。     

SRAM型FPGA空间应用的抗单粒子翻转设计

SRAM型FPGA容易受到空间辐射环境引起的单粒子翻转(SEU)的影响,造成FPGA逻辑错误和功能中断,因此空间应用时必须对其进行抗单粒子翻转加固设计,提高其空间应用的可靠性。文章综述了几种FPGA抗单粒子翻转的设计方法,包括三模冗余设计、动态刷新设计和动态部分可重构设计等。利用构建的测试系统,验证以上多种FPGA抗单粒子翻转设计方法的工程可实施性。     

SRAM型FPGA的单粒子效应及TMR设计加固

宇宙空间中存在多种高能粒子,其辐射效应会严重威胁航天器中现场可编程门阵列（FieldProgrammable Gate Array,FPGA）器件工作的可靠性。文章研究了静态随机存储器型（Static Random AccessMemory,SRAM）FPGA中的单粒子翻转效应。理论计算表明,采用三模冗余（Triple Module Redundancy,TMR）设计方法可以有效缓解FPGA中的单粒子翻转问题。针对传统TMR设计方法的不足,提出了一种改进的TMR设计架构,并将该架构应用于某星载关键控制电路的设计中。文中的研究成果对SRAM型FPGA的空间应用有一定参考作用。     

航天用SRAM型FPGA抗单粒子翻转设计

采用SRAM工艺的FPGA因其性能优异,在空间领域的应用受到重视;但是在空间环境中,SRAM型FPGA易受单粒子翻转的影响而导致逻辑故障或功能中断。文章提出对该类芯片的配置逻辑部分采用回读比较后刷新、对其BRAM部分采用通用自纠错宏的抗单粒子翻转（SEU）设计方案,在牺牲一定的器件性能的情况下,能达到较好的抗辐射效果。     

在SRAM型FPGA中局部重构与配置刷新的兼容方案

SRAM型FPGA开发过程灵活,成本低,并且具有系统局部重构的功能,在航天领域有广泛的应用前景.但该类FPGA对单粒子翻转非常敏感,限制了其在航天领域的应用.配置刷新结合三模冗余的方法能够有效地抑制其单粒子翻转效应的影响,但配置刷新的方法与FPGA的局部重构功能存在资源冲突的问题.提出一种在SRAM型FPGA中同时应用...     

SOI工艺抗辐照SRAM型FPGA设计与实现

为提升SRAM型FPGA电路块存储器和配置存储器抗单粒子翻转性能，本文提出一种脉冲屏蔽SRAM单元结构。该结构通过在标准的六管单元中加入延迟结构,增大单元对单粒子事件响应时间，实现对粒子入射产生的脉冲电流屏蔽作用。以64k SRAM作为验证电路进行单粒子翻转性能对比，电路的抗单粒子翻转阈值由采用标准六管单元的抗单粒子翻转阈值大于25 MeV·cm 2·mg -1 提升至大于45 MeV·cm 2·mg -1 ，加固单元面积较标准六管单元增大约21.3%。30万门级抗辐照FPGA电路通过脉冲屏蔽单元结合抗辐照SOI工艺实现，其抗辐照指标分别为：抗单粒子翻转阈值大于37.3 MeV·cm 2·mg -1 ，抗单粒子锁定阈值大于99.8 MeV·cm 2·mg -1 ，抗电离总剂量能力大于200 krad(Si)。     

基于CYCIAE-100中能质子回旋加速器的单粒子效应敏感度评估

针对基于SRAM型FPGA实现的系统的单粒子效应敏感度评估,采用北京放射性核束装置CYCIAE-100回旋加速器提供的中能质子进行辐照试验研究。以典型SRAM型FPGA器件XC4VSX55为试验样品,获得其本征单粒子翻转截面以及特定应用下的翻转位数与功能错误数的比例关系;并将结果与在瑞士PSI质子辐照装置获得的试验结果进行比较。此外,提出针对基于SRAM型FPGA实现的系统的两步骤单粒子翻转敏感度评估方法,可以定量评估器件在轨功能错误数。本工作同时表明CYCIAE-100提供的长射程的质子,对于倒装器件的单粒子翻转敏感度评估具有重要价值。     

SRAM型FPGA单粒子效应试验研究

针对军品级SRAM型FPGA的单粒子效应特性,文中采用重离子加速设备,对Xilinx公司Virtex-II系列可重复编程FPGA中一百万门的XQ2V1000进行辐射试验。试验中,被测FPGA单粒子翻转采用了静态与动态两种测试方式。并且通过单粒子功能中断的测试,研究了基于重配置的单粒子效应减缓方法。试验发现被测FPGA对单粒子翻转与功能中断都较为敏感,但是在注入粒子LET值达到42MeV·cm 2/mg时仍然对单粒子锁定免疫。本文对翻转敏感度、测试方法与减缓技术进行了讨论,试验结果说明SRAM型FPGA对单粒子效应比较敏感,利用重配置技术的减缓方法能够有效降低敏感度,实现空间应用。
     

Xilinx SRAM型FPGA抗辐射设计技术研究

针对Xilinx SRAM型FPGA在空间应用中的可行性，分析了Xilinx SRAM型FPGA的结构，以及空间辐射效应对这种结构FPGA的影响，指出SRAM型的FPGA随着工艺水平的提高、器件规模的增大和核电压的降低，抗总剂量效应不断提高，抵抗单粒子效应，尤其是单粒子翻转和单粒子瞬态脉冲的能力降低。分析了FPGA综合后常见的Half-latch在辐射环境中的影响并结合实际工程实践给出了解决上述问题的一些有用办法和注意事项，如，冗余设计、同步设计、算术逻辑运算结果校验、白检等。最后还提出一种基于COTS器件的“由顶到底”的星载信号处理平台结构，分析了这种结构在抵抗辐射效应时的优势。有关FPGA抗辐射的可靠性设计方法已经在某卫星通信载道中成功应用，并通过了各种卫星环境试验，该技术可以为有关航天电子设备设计提供参考。     

基于130nm 工艺嵌入式SRAM 单粒子软错误加固技术研究

在空间环境中,嵌入式SRAM 易受高能粒子的作用发生单粒子软错误,针对这一现象,文章研究了深亚微米工艺下嵌入式SRAM 的单粒子软错误加固技术,提出了版图级、电路级与系统级加固技术相结合的SRAM 加固方法以实现减小硬件开销、提高抗单粒子软错误的能力。并基于该方法设计了电路级与TMR(三模冗余)系统级加固相结合、电路级与EDAC(纠检错码)系统级加固相结合和只做电路级加固的3 种测试芯片。在兰州近物所使用Kr 粒子对所设计的测试芯片进行单粒子软错误实验,实验结果表明,系统级加固的SRAM 抗单粒子软错误能力与写入频率有关,其中当SRAM 的写入频率小于0. 1s 时,较只做电路级加固的芯片,系统级和电路级加固相结合的SRAM 可实现翻转bit 数降低2 个数量级,从而大大优化了SRAM 抗单粒子软错误的性能。并根据实验数据量化了加固措施、写频率和SRAM 单粒子翻转截面之间的关系,以指导在抗辐照ASIC(专用集成电路)设计中同时兼顾资源开销和可靠性的SRAM 加固方案的选择。     

大容量抗辐射加固SRAM器件单粒子效应试验研究

针对宇航用大容量SRAM器件抗单粒子效应性能的试验评估需要,利用重离子加速器对抗辐射加固32 M Bulk CMOS工艺SRAM和16 M SOI CMOS工艺SRAM进行了单粒子效应模拟试验研究,获得SRAM器件单粒子效应特性并进行在轨翻转率预估;对单粒子翻转试验中重离子射程的影响,不同SEU类型的翻转截面差异,在轨翻转率预估的有关因素等进行了分析讨论。结果表明,这2款抗辐射加固SRAM器件都达到了较高的抗单粒子效应性能指标。试验结果可以为SRAM器件的单粒子效应试验评估提供参考。     

BRAM存储器EDAC容错技术可靠性分析

SRAM型FPGA内部高密度BRAM存储模块作为用户存储资源,在空间运行中易受单粒子翻转效应影响,造成用户数据失效,EDAC技术被广泛采用作为其容错手段.对于商用型SRAM - FPGA,编码/解码模块可靠性对EDAC容错技术有效性具有很大影响,因此本文在考虑编码/解码模块可靠性影响情况下,对商用SRAM - FPGA...     

基于SRAM型FPGA抗单粒子措施研究

文章分析了空间辐射效应对SRAM型FPGA的影响,介绍了几种可行的空间抗单粒子的措施,比较了对于不同应用情况下几种缓解措施的优劣,对于SRAM型FPGA在空间辐射环境下的使用具有参考意义。     

一种面向航天应用的高可靠FPGA设计架构研究

SRAM型FPGA广泛应用于航天领域,但在空间环境中容易发生单粒子翻转事件(SEU),影响系统正常功能。文章在分析以往SRAM型FPGA系统设计的不足后提出了一种采用三模冗余架构(TMR)并对FPGA配置区域进行刷新重载的解决方案,采用马尔可夫模型对该设计方案进行了可靠性评估和仿真。结果表明,采用该架构的FPGA设计具有较高的可靠性与安全性,可实现宇航用FPGA的长期稳定运行。     

SRAM FPGA电离辐射效应试验研究

针对SRAM FPGA空间应用日益增多,以100万门SRAM FPGA为样品,进行了单粒子效应和电离总剂量效应辐照试验。单粒子试验结果是:试验用粒子最小LET为1.66 MeV·cm2/mg,出现SEU（单粒子翻转）;LET为4.17 MeV·cm2/mg,出现SEFI（单粒子功能中断）,通过重新配置,样品功能恢复正常;LET在1.66～64.8 MeV?cm2/mg范围内,未出现SEL（单粒子锁定）;试验发现,随SEU数量的累积,样品功耗电流会随之增加,对样品进行重新配置,电流恢复正常。电离总剂量辐照试验结果是:辐照总剂量75 krad(Si)时,2只样品功能正常,功耗电流未见明显变化。辐照到87 krad(Si)时,样品出现功能失效。试验表明SRAM FPGA属于SEU敏感的器件,且存在SEFI。SEU和SEFI会破坏器件功能,导致系统故障。空间应用SRAM FPGA必须进行抗单粒子加固设计,推荐的加固方法是三模冗余（TMR）配合定时重新配置（Scrubbing）。关键部位如控制系统慎用SRAM FPGA。     

SRAM的SEU效应及加固技术三维数值模拟

利用TCAD软件,构建了特征尺寸为0.18μm的三维器件模型,采用器件与电路联合仿真的方法,对重离子在静态随机存储器(SRAM)中引起的单粒子翻转(SEU)效应进行了模拟,分析了SRAM单粒子翻转的机理。仿真了各种阻值的反馈电阻对SRAM抗SEU的效果,确定了SRAM单元抗SEU反馈电阻的阻值。仿真结果表明,搭建的仿真平台可为加固型SRAM电路的研制提供仿真平台和设计依据。     

静态存储器单粒子翻转率预示的在轨验证

SRAM型FPGA配置区的单粒子翻转可能对系统的功能产生严重的影响,因此必须进行针对性的加固措施,而加固的重要依据之一是在轨翻转率结果。文章将地面获得的Hitachi 4Mb SRAM HI628512单粒子翻转率预示结果与搭载在极轨卫星SAC-C等上的飞行试验的结果进行了比较。分析表明基于国内地面试验数据和FOM方法预示的在轨翻转率与国外的在轨监测数据接近,多位翻转的试验结果也得到了在轨试验数据的验证。这些结果表明我国在单粒子翻转的模拟试验技术和在轨翻转率预示方面取得了相当的进展,可以为卫星电子系统抗辐射加固设计提供有力的保障。     

一种基于FPGA的抗辐射加固星载ASIC设计方法

针对静态随机存储器(SRAM)型现场可编程门阵列(FPGA)空间应用的问题,提出了基于FPGA星载抗辐射加固专用集成电路(ASIC)设计的全流程,并重点对扫描链设计、存储器内建自测试、自动向量生成、ASIC封装设计、散热设计、加电振动试验等关键点的设计方法和注意事项进行了介绍。通过设计、测试、封装、试验,实现了基于静态随机存储器型FPGA转化为抗辐射加固ASIC。ASIC抗辐射总剂量大于100krad(Si),抗单粒子闩锁(SEL)阈值大于75 MeV·cm~2/mg,抗单粒子翻转(SEU)阈值大于22 MeV·cm~2/mg,满足空间应用的要求,具有很好的应用前景。     

Virtex-4系列FPGA纠正单粒子翻转的方法研究

Virtex-4系列FPGA空间应用中易发生单粒子翻转事件,对设备正常功能的完成带来不良影响。文章给出了单粒子翻转的原理。为解决FPGA单粒子翻转问题,结合工程实践对FPGA抗单粒子3种方法进行了分析和比对,提出了“配置存储区回读CRC结果比对”为最优方法,并给出了示例。同时文章也对FPGA回读及擦洗配置命令序列等关键技术进行了研究。     

三模冗余对SRAM型FPGA寄存器上电状态的影响分析

SRAM型FPGA容易受到空间辐射环境引起的单粒子翻转效应影响，造成软件在轨故障进而影响任务成败，因此在空间应用时普遍采用三模冗余技术进行设计加固来提高软件可靠性。使用Xilinx TMRTool工具实现SRAM型FPGA的三模冗余是目前流行的三模冗余实现方式，该方式无需额外编写代码，简化了设计师的工作。分析了Xilinx TMRTool对软件网表文件的改变流程和机理，对比了三模冗余处理前后FPGA寄存器的不同布局布线结果，分析了三模冗余工具对寄存器置位和复位的影响，给出了以SRAM型FPGA为核心控制器的产品设计建议。