机载雷达BIT设计研究

首先分析了机载雷达自检测(BIT)采用的设计思想;然后论述了机载雷达自动实施的加电自检(PBIT)、连续自检(CBIT)、人工干预的中断自检(IBIT)和快速自检(QBIT);最后给出机载雷达BIT信息处理的流程.     

机内通话器自动测试仪设计

介绍了一种机内通话器自动测试仪的硬件设计和软件设计方法;分析了测试仪的硬件及软件组成和设计中的关键技术。该测试仪可方便实现对机内通话器的检测,具有一定的军事和经济效益。     

AIM-120D导弹研制中出现的问题

AIM-120D是雷神公司最新研发的先进中程空空导弹,也是AIM--120导弹家族中的最新型号。该导弹在研制过程中出现了导弹锁死、机内自检失效、与飞机的集成等问题,使得项目进度出现延迟。未来,该导弹将成为F-35、F-22A、F-18C／D、F／A-18E／F、F-15E等提高作战效能的有力武器。     

某型战术导弹机内测试方法

在对某型战术导弹测试原理分析的基础上,确立了分布式机内测试的基本方案,介绍了其执行过程,并给出了基于静态测试的分系统测试和基于动态测试的综合测试方法,为弹上系统设计阶段的可测试性和自测试能力设计提供了技术参考。     

一例电传控制系统自检故障分析

针对某型飞机电传控制系统自检工卡第6步时,四通道计算机УСП右传动故障灯异常燃亮情况,对自检信号流向、故障发生机理进行分析,并总结了此类故障排除的思路和技巧。     

飞机便携式维修辅助系统

现代飞机航电火控系统功能日益复杂，而测试性设计的不完善，使机内自检(BIT)虚警率、不可复现率及重测合格率成为各型飞机外场保障一大问题，便携式维修辅助系统(PMA)是解决该问题手段之一。该系统作为机内自检的补充，主要功能是增强机载航电设备故障隔离能力、排除正常LRU的不必要更换、综合BIT故障报告、机组和维修人员观察，记录虚警及不可复现故障历史和专家诊断系统从而提高外场保障效率水平。     

某型飞机光电雷达自检状态不截获问题分析

自检状态是光电雷达的一个重要指标,自检状态一共经历6个阶段,其中截获状态是故障率出现较多的光电雷达工作状态。本文阐述了光电雷达自检状态不截获的各种问题,对整个截获状态中不同阶段出现的多个信号进行分析,为光电雷达自检状态不截获故障的修理提供参考。     

航空电子设备研制的测试性设计考虑

测试性是航空电子设备基本设计特性,测试性设计的好坏直接决定了航空电子设备感知自身状态(正常、故障和降级)并自动隔离内部故障的能力。从全寿命周期费用探讨了民用飞机航空电子设备开展测试性设计的必要性,给出了民用飞机研制过程中航空电子设备通用测试性设计、机内测试设计和电路及元器件的测试性设计考虑。实践证明航空电子设备开展测试性设计能有效提高民用飞机的功能安全性和维修经济性。     

基于时间应力分析的机内测试系统综合降虚警技术

 虚警率高是困扰机内测试（BIT）系统得到广泛应用的主要原因。针对该问题,从机电系统所承受时间应力的角度构建了机内测试系统综合降低虚警技术的总体模型。首先采用双支持向量机（SVM）的方法将实时应力信息与机内测试诊断结果相互关联。在此基础上,提出了基于核主元模糊聚类的虚警识别方法将机电系统多源信息进行综合分析,并通过优化决策实现多级降低机内测试系统虚警的目的。最后,针对某型直升机航空地平仪的机内测试系统进行了试验验证与分析。     

改善电子系统故障诊断能力的神经网络虚警过滤器技术

分析了现代电子系统机内测试 (BIT)技术存在的虚警问题 ,提出运用神经网络虚警过滤器(NNFAF)技术来降低虚警、改进BIT能力 ;并介绍了NNFAF的原理和网络开发方法 ;最后分析了NN FAF技术的特点、应用及发展方向。     

BIT综合表示模型研究

 在分析机内测试(BIT)主要设计要素组成的基础上,提出了BIT综合表示模型。建立了BIT综合表示模型的数学定义,包括BIT单元模型、BIT层次关系集合、BIT数据传送方式集合、BIT执行次序集合和BIT综合表示模型。在数学定义的基础上,进一步建立了BIT综合表示的框图模型和表格模型,这两种模型可以直接用于工程分析。最后,以某辅助导航系统为案例,进行了BIT综合表示模型的应用,给出了框图模型结果和表格模型结果,验证了该模型的可用性和有效性。     

飞行控制计算机模拟接口BIT电路设计及仿真

随着航空电子设备维修性要求的提高以及设备本身要求具备检测隔离故障的能力以缩短维修时间,机内测试(BIT)在测试领域研究中将越来越重要。功能电路BIT系统是航空电子设备整机BIT系统的重要组成部分,因此从解决实际问题出发,针对飞行控制计算机中的模拟输入和输出接口电路,提出了几种BIT的设计方法,并使用Multisim软件对所设计的BIT监测电路进行仿真,仿真结果表明,所设计的BIT电路是可靠及有效的。     

BIT和ATE组合测试技术及其应用

详细介绍了BIT和ATE组合测试技术及其在机载电子设备测试与故障诊断的具体应用。应用表明BIT和ATE组合测试技术可有效提高设备的测试性。     

机内测试定量要求的现场试验验证方法研究

阐述了机内测试(BIT)定量要求现场试验验证方法的内涵和实施流程。根据置信度水平和功能单元覆盖要求计算BIT故障检测率、故障隔离率和虚警率综合验证的样本量,根据BIT参数的单侧置信限进行合格判断。给出了数据统计判据、分类流程和统一记录表格。通过案例应用说明了该方法的可行性。     

基于ATE与BIT组合的NAMP自动测试与故障诊断系统设计

在对机械电气系统状态监控处理机(NAMP)功能、组成、BIT和ATE测试接口等进行测试需求分析基础上,基于ATE系统平台完成了NAMP的自动测试原理和测试流程设计,采用BIT和ATE组合测试技术完成了NAMP的自动测试,采用故障树法完成了NAMP的故障诊断功能。经故障注入实验和使用验证表明,该系统具有测试内容全面,故障定位准确,故障隔离率高等特点。     

BIT技术在导航系统中的应用优势

介绍了BIT技术的定义、分类和关键技术,阐述了导航系统故障检测的特点,探讨了BIT技术在导航系统应用,能够增强导航系统内部各子系统故障诊断能力,信息融合能力,并为冗余设计和系统重构提供基础等方面的优势.     

机内测试虚警分析和控制

现代飞行器广泛采用机内测试(Built-intest,BIT)技术,以便对其内部故障进行自动检测、诊断和隔离,但是常规BIT面临诊断能力不足和诊断模糊性等问题,导致BIT虚警率高,难以有效发挥其应有的作用.本文论述了BIT虚警的基本理论、虚警的危害及现状,并从BIT虚警产生的原因分析入手,提出了解决虚警问题的一些方法和措施.     

面向FADEC系统BIT验证的综合故障注入器研究

为了评价航空发动机数字电子控制器机内自测试检测能力,提出了一种面向全权限数字电子控制(FADEC)系统机内自测试(BIT)验证的综合故障注入器的设计思想。综合故障注入器采用ARM处理器作为核心控制器;基于数模混合电路,分别通过后驱动技术和电压求和技术实现对数字电路节点和模拟电路节点的故障注入;针对各种传感器和执行机构的电气特征,设计了具有良好逼真度的接口模拟电路,从而与电子控制器(EEC)构成FADEC系统运行环境。通过对具有BIT功能的电子控制器原理样机的故障注入实验,证明该综合故障注入器作为航空发动机FADEC系统BIT设计和应用研究的工具是非常有效的。      

Test results judgment method based on BIT faults

Built-in-test(BIT) is responsible for equipment fault detection, so the test data correctness directly influences diagnosis results. Equipment suffers all kinds of environment stresses, such as temperature, vibration, and electromagnetic stress. As embedded testing facility, BIT also suffers from these stresses and the interferences/faults are caused, so that the test course is influenced,resulting in incredible results. Therefore it is necessary to monitor test data and judge test failures.Stress monitor and BIT self-diagnosis would redound to BIT reliability, but the existing antijamming researches are mainly safeguard design and signal process. This paper focuses on test results monitor and BIT equipment(BITE) failure judge, and a series of improved approaches is proposed. Firstly the stress influences on components are illustrated and the effects on the diagnosis results are summarized. Secondly a composite BIT program is proposed with information integration, and a stress monitor program is given. Thirdly, based on the detailed analysis of system faults and forms of BIT results, the test sequence control method is proposed. It assists BITE failure judge and reduces error probability. Finally the validation cases prove that these approaches enhance credibility.