典型国产双极工艺宇航用稳压器单粒子闩锁 效应研究

通过对某国产双极工艺宇航用稳压器进行不同LET值重离子辐照试验,实时监测器件输出电压的变化幅度和器件供电管脚电流,准确评估了器件抗单粒子效应性能。研究结果表明器件发生单粒子瞬态效应阈值小于5 MeV·cm 2·mg -1 ,当辐照重离子LET值增加至37.37 MeV·cm 2·mg -1 时,诱发器件产生单粒子闩锁效应,器件供电管脚电流由6 mA陡增至24 mA。在分析重离子试验数据的基础上,借助脉冲激光获得了器件内部单粒子效应敏感区域位置和结构特征。分析认为由于芯片内部多个功能模块共用一个隔离岛,同一个隔离岛内的器件之间形成的寄生PNP管与隔离岛内NPN管形成了PNPN可控硅结构,当入射重离子LET值足够大时将诱发寄生PNPN结构导通,进入闩锁状态。采用模拟软件Spectre实现了电参数级的瞬态故障注入模拟,复现了该双极工艺结构下单粒子闩锁效应现象。     

大容量抗辐射加固SRAM器件单粒子效应试验研究

针对宇航用大容量SRAM器件抗单粒子效应性能的试验评估需要,利用重离子加速器对抗辐射加固32 M Bulk CMOS工艺SRAM和16 M SOI CMOS工艺SRAM进行了单粒子效应模拟试验研究,获得SRAM器件单粒子效应特性并进行在轨翻转率预估;对单粒子翻转试验中重离子射程的影响,不同SEU类型的翻转截面差异,在轨翻转率预估的有关因素等进行了分析讨论。结果表明,这2款抗辐射加固SRAM器件都达到了较高的抗单粒子效应性能指标。试验结果可以为SRAM器件的单粒子效应试验评估提供参考。     

卫星抗辐射加固技术

分析了FY－1C卫星运行轨道空间辐射环境，介绍了整星、单机、器件抗辐射要求。卫星研制过程中，对各单抗和系统在技术设计、元器件设计、软件编制等的抗辐射加固设计要求。特别对有CPU和存储器的单粒子翻转效应（SEU）和闩锁效应（SEL）试验。仪器和系统的软件均用故障注入的方法完成了抗SEU的仿真试验。     

应用于导航接收机的CMOS可变增益放大器设计

设计一种应用于COMPASS/GPS双系统兼容接收机射频芯片的CMOS可变增益放大器。放大器电路的增益由可变跨导和可变输出负载共同实现,并通过指数电压转换电路实现电路增益与控制电压的dB线性变化特性。基于SMIC 0.18μm CMOS工艺库的仿真结果表明,在保证较小芯片面积及较低功耗的条件下,所设计的可变增益放大器实现了-95dB～32dB的宽动态范围增益控制。     

星载抗辐射加固接收DBF ASIC设计与实现

空间环境中存在的大量粒子,其辐射效应,特别是单粒子效应,严重威胁着空间CMOS器件的可靠性。文章首先分析了几种典型的数字单粒子瞬态加固技术,并提出了一种适合接收数字波束形成ASIC的抗辐射加固电路结构。通过对标准ASIC设计流程进行改进,给出了抗辐射加固ASIC设计流程。基于该改进的ASIC设计流程,实现了接收DBF ASIC的研制。     

SOI工艺抗辐照SRAM型FPGA设计与实现

为提升SRAM型FPGA电路块存储器和配置存储器抗单粒子翻转性能，本文提出一种脉冲屏蔽SRAM单元结构。该结构通过在标准的六管单元中加入延迟结构,增大单元对单粒子事件响应时间，实现对粒子入射产生的脉冲电流屏蔽作用。以64k SRAM作为验证电路进行单粒子翻转性能对比，电路的抗单粒子翻转阈值由采用标准六管单元的抗单粒子翻转阈值大于25 MeV·cm 2·mg -1 提升至大于45 MeV·cm 2·mg -1 ，加固单元面积较标准六管单元增大约21.3%。30万门级抗辐照FPGA电路通过脉冲屏蔽单元结合抗辐照SOI工艺实现，其抗辐照指标分别为：抗单粒子翻转阈值大于37.3 MeV·cm 2·mg -1 ，抗单粒子锁定阈值大于99.8 MeV·cm 2·mg -1 ，抗电离总剂量能力大于200 krad(Si)。     

脉冲激光诱发65nm体硅CMOS加固触发器链的单粒子翻转敏感度研究

针对65 nm体硅CMOS工艺触发器链,利用脉冲激光研究了敏感节点间距、加固结构和测试数据类型等因素对电路的单粒子翻转效应(SEU)敏感度的影响.研究表明:敏感节点间距增大可有效提高双互锁存(dual interlocked storage cell,DICE)结构触发器链的抗SEU性能,但当敏感节点间距较大(如>4....     

SiC MOSFET器件单粒子烧毁仿真分析

应用于航天器的宽禁带半导体功率器件会受到空间带电粒子的影响而存在单粒子烧毁（SEB）风险。为研究单粒子烧毁的机理及防护措施，文章利用半导体工艺器件仿真（TCAD）对SiC MOSFET器件进行了SEB仿真分析，发现粒子入射最敏感位置时器件发生SEB的阈值电压在500 V。同时，通过仿真获得器件微观电参数分布特性，分析认为器件发生SEB的机理是寄生晶体管的正反馈作用导致缓冲层和基区的电场强度（5.4 MV/cm和4.2 MV/cm）超过SiC材料击穿场强（3 MV/cm）。此外，针对仿真揭示的器件SEB薄弱区域，提出将P+源区的深度向下延伸至Pbase基区底部的工艺加固思路，并通过仿真验证表明该措施使器件发生SEB的阈值电压提高到近550 V。以上模拟结果可为该类器件的抗SEB设计提供技术支持。     

星上FPGA抗闩锁设计

根据星载电子设备CMOS电路中现场可编程逻辑阵列（FPGA）闩锁的发生机理，提出了输入／输出回路的抗锁定、二次屏蔽防止单粒子触发锁定等遏制闩锁触发条件，以及工作电源限流、闩锁检测与解除等遏制闩锁维持条件的设计，并给出了应用检测电路、板级锁定检测与解除、电流敏感器件检测电流和FPGA闩锁监测等应用实例。     

空间质子直接和非直接电离引发单粒子效应的地面等效评估试验方法

以40 nm和65 nm CMOS工艺SRAM为样品,进行质子辐照单粒子效应试验研究,以建立空间质子引起单粒子效应的地面等效评估试验方法.分别进行低能质子直接电离、高能质子核反应和重离子直接电离引起的单粒子翻转试验;根据获得的试验数据,分析讨论给出空间质子引起半导体器件单粒子效应的地面等效评估试验方法:对低能质子直接电...     

SRAM的SEU效应及加固技术三维数值模拟

利用TCAD软件,构建了特征尺寸为0.18μm的三维器件模型,采用器件与电路联合仿真的方法,对重离子在静态随机存储器(SRAM)中引起的单粒子翻转(SEU)效应进行了模拟,分析了SRAM单粒子翻转的机理。仿真了各种阻值的反馈电阻对SRAM抗SEU的效果,确定了SRAM单元抗SEU反馈电阻的阻值。仿真结果表明,搭建的仿真平台可为加固型SRAM电路的研制提供仿真平台和设计依据。     

高温环境下SRAM器件单粒子锁定效应试验研究

深空探测任务面临辐射与温度变化综合作用的恶劣环境,易导致作为航天器电子系统主要组成的CMOS集成电路发生单粒子锁定效应。着眼于在轨应用需求,针对体硅工艺SRAM器件进行了高温环境单粒子锁定试验研究,在不同电压和温度条件下开展重离子辐照试验,结果表明,随着器件工作电压的升高,单粒子锁定敏感性增加;随着温度升高,单粒子锁定截面增加,从常温到125℃的增幅约为1个数量级:即高温高电压下更易触发器件单粒子锁定效应。     

SRAM单元的单粒子效应三维敏感区形状参数模拟仿真方法

为揭示静态随机存储器（SRAM）辐射效应以及内部电荷收集变化规律,从而为器件辐射效应及加固提供有效的仿真数据支撑,针对器件在轨单粒子翻转（SEU）,提出一种SRAM单元的三维敏感区形状参数模拟仿真方法。首先通过器件级和电路级仿真相结合的手段,利用计算机辅助设计（TCAD）构建三维模型;然后通过仿真获得重离子从不同方向入射后的单粒子瞬态电流,将此电流作为故障注入到65 nm SRAM单元的电路级模型中仿真SEU;最终得到65 nm SRAM单元的单粒子效应（SEE）三维敏感区形状参数。     

小卫星“微型核”CMOS低噪声放大器的设计

卫星的小型化、低功耗和低成本的发展趋势,推动了对小卫星高集成度的研究。文章首先分析了小卫星"微型核"通信系统前端的结构;然后采用0.18μm CMOS工艺给出了工作在2.4GHz的单片低噪声放大器的设计。ADS仿真结果表明:电路的增益为14.878dB,噪声系数为2.781dB,功耗为14.44mW,输入三阶交截点为4.49dBm。     

基于130nm 工艺嵌入式SRAM 单粒子软错误加固技术研究

在空间环境中,嵌入式SRAM 易受高能粒子的作用发生单粒子软错误,针对这一现象,文章研究了深亚微米工艺下嵌入式SRAM 的单粒子软错误加固技术,提出了版图级、电路级与系统级加固技术相结合的SRAM 加固方法以实现减小硬件开销、提高抗单粒子软错误的能力。并基于该方法设计了电路级与TMR(三模冗余)系统级加固相结合、电路级与EDAC(纠检错码)系统级加固相结合和只做电路级加固的3 种测试芯片。在兰州近物所使用Kr 粒子对所设计的测试芯片进行单粒子软错误实验,实验结果表明,系统级加固的SRAM 抗单粒子软错误能力与写入频率有关,其中当SRAM 的写入频率小于0. 1s 时,较只做电路级加固的芯片,系统级和电路级加固相结合的SRAM 可实现翻转bit 数降低2 个数量级,从而大大优化了SRAM 抗单粒子软错误的性能。并根据实验数据量化了加固措施、写频率和SRAM 单粒子翻转截面之间的关系,以指导在抗辐照ASIC(专用集成电路)设计中同时兼顾资源开销和可靠性的SRAM 加固方案的选择。     

利用脉冲激光开展的卫星用器件和电路单粒子效应试验

利用脉冲激光进行单粒子效应试验具有操作方便、试验效率高、可对芯片单粒子效应响应的空间区域和时间特性进行测试等特点,可作为卫星用器件和电路单粒子效应测试的有力手段。利用自主建立的脉冲激光单粒子效应试验装置（PLSEE）,针对某卫星用数字器件和电路进行了辐照试验,观测到了丰富的单粒子效应现象,首次测试了多次单粒子锁定对器件和电路的影响,对器件选用评价和电路系统抗单粒子效应设计具有参考价值。利用此装置,还首次在国内对有空间应用背景和前景的运算放大器、光电耦合器进行了单粒子瞬态脉冲效应的试验,表明这些器件像数字器件一样会发生严重的单粒子效应,而且更难捕捉和定位,对卫星系统的威胁不容忽视。     

MOS电容器单粒子介质击穿导致GaN功率放大器失效分析

为验证一款GaN功率放大器抗空间辐射效应能力,对其进行了重离子单粒子效应试验研究。被试样品是由GaN HEMT、MOS电容器和电感器等组成的混合电路。试验源为加速器产生的锗离子(Ge+13,能量205 MeV),线性能量传输(LET)值为37.4 MeV·cm~2/mg。试验结果是:GaN HEMT性能未出现变化;MOS电容器发生了介质击穿失效,造成功率放大器功能失效。经验公式计算的单粒子介质击穿电压,与重离子试验结果基本吻合,得出MOS电容器单粒子介质击穿导致GaN功率放大器失效。研究表明,混合电路中无源的MOS电容器也会发生单粒子介质击穿失效,应用于空间环境时应进行单粒子效应评估。     

国产先进工艺SoC器件空间单粒子效应试验研究

国产某型号导航SoC器件采用55nm商用工艺生产。针对该型器件的辐射敏感性分析表明其易受单粒子效应影响,为此利用重离子加速器完成空间单粒子辐照的地面模拟试验,考查器件的单粒子效应,为其空间应用提供数据支撑。结果表明：器件抗单粒子锁定的LET阈值大于81.4 MeV·cm²/mg,满足空间应用指标要求;但器件对单粒子翻转和单粒子功能中断较为敏感。利用ForeCAST软件计算得到GEO、Adams 90%最坏环境模型,3 mm(Al)屏蔽条件下器件的DFT模式单粒子翻转率为6.80×10^-8d^-1·bit^-1,SRAM模式单粒子翻转率为5.61×10^-11d^-1·bit^-1,单粒子功能中断率为5.24×10^-5d^-1,在轨应用时需要采取相应的防护措施。     

用于GPS接收机的CMOS RSSI电路的设计

基于GPS接收机射频前端芯片组,设计一种采用SMIC 0.18μm CMOS工艺的限幅放大器和RSSI电路。电路采用差分结构,减小了电路中器件不匹配的影响。限幅放大器单元采用折叠共源共栅式折叠二极管负载结构,这种结构适合低电源电压工作,同时具有良好的工艺稳定性。直流偏移消除电路采用交叉连接的源极耦合对结构。仿真结果显示,在1.8V的电源电压条件下,限幅放大器增益70dB,带宽100MHz,RSSI的动态范围大于55 dB,线性误差小于1dB,总体功耗约为3.7 mW。     

SRAM HM—65642的单粒子闩锁特性

由空间高能带电粒子引起的CMOS器件单粒子闩锁效就(SEL),在卫星工程中已日益受到重视。本文对试验获得的SRAM HM—65642的各种SEL特性进行了详细分析,希望对卫星电子系统设计师们在进行CMOS器件的防闩锁设计中能有所帮助。