FPGA实现高速全并行DFT／IDFT处理器的设计

文章介绍了采用Xilinx公司的Virtex4系列FPGA设计高速接收机中的DFWIDFT处理器的实现方法及技巧。充分利用Virtex4芯片的硬件资源,减少复杂逻辑,采用流水方式对复数数据实现了数字下变频、加窗、DFT、滤波、IDFT等运算。整个设计采用流水与并行方式,尽量避免瓶颈的出现,提高系统时钟频率,达到高速处理,满足高速解调的要求。     

基于FPGA的高速高效率数字下变频

介绍了一种基于FPGA的高速高效数字下变频实现结构,该结构基于抽取器的等价原理,对数字下变频结构进行简化.通过理论推算分析,发现该结构可大幅度减少资源消耗和提高系统的处理速度,并通过FPGA仿真验证了理论和工程实现的一致性.     

星载多体制变速率高速数字成形滤波器设计

卫星信道带宽资源有限,为了抑制码间干扰并提高频带利用率,必须在星载调制器中使用成形滤波器。随着对卫星数据传输速度需求的不断提高,可变速度编码调制(VCM)和自适应编码调制(ACM)应运而生,其核心思想是在不同的星地信道条件下使用预设的或自适应得到的调制体制和调制速率。基于该思想,提出一种基于多路并行且工作于固定频率时钟下的星载高速多体制变速率数字成形滤波器设计方案。仿真和实现结果表明,方案可行,性能良好,可以应用于星载高速多体制变速率调制器。     

位同步提取环路带宽的自适应控制初探

本课题着重研究数字匹配滤波器的性能及在位同步提取环路带宽控制中的应用.先从理论上分析数字匹配滤波器的性能,并与模拟匹配滤波器的性能进行比较。继之,又用计算机模拟数字匹配滤波器的实现过程,重点研究了数字匹配滤波器参数对其性能的影响,模拟结果与理论上定量分析一致。随后,用电路实现了易于工程应用的数字匹配滤波器,并针对误码性能及数字匹配滤波器输出的各种状态进行了测试,实验结果与理论分析及计算机模拟结果相符。最后,该数字匹配滤波器在位同步提取锁相环路带宽的控制中,成功地实现环路带宽的自适应控制。     

可编程数字下变频器的关键技术

可靠、灵活的数字下变频技术在无线通信系统中得到越来越广泛的应用。文中指出影响数字下变频器性能的主要因素 ,并提出采用经典的 CORDIC算法来降低硬件电路的复杂性。最后 ,用线性内插的方法实现了输入输出速率的分数倍变换     

GPS信号模拟器中x/sin(x)数字滤波器的设计和实现

结合一个实际 GPS信号模拟器数字中频系统的指标要求 ,介绍用 matlab设计窄带 x/sin( x)数字滤波器的方法 ,并在 Xilinx公司的 FPGA中实现所设计的 7阶 FIR滤波器 ,所设计的滤波器输出延迟为 8个时钟周期 ,后仿真的最高速度大于 1 2 0 MHz     

基于正交循环码的M-ary扩频解扩新算法及FPGA实现

针对基于正交循环码M-ary扩频解扩算法消耗硬件资源较多的问题,提出一种以折叠匹配滤波器为基础的算法及FPGA实现方案。选择合适的计算时钟,算法使用6个加法器和4个乘法器即可实现非相干解扩,比传统相关解扩算法节省资源,两者消耗资源之比随进制数M的增加而降低。实验结果证明了算法的正确性和有效性。     

星载多波束发射阵列天线多通道数字上变频设计

针对多波束发射阵列天线输入为中频宽带信号的特点,设计了数字波束成形网络方案,提出了一种适合于工程实施的多通道数字上变频并行处理算法,同时设计了一个集混频滤波和预加重处理功能于一体的复合滤波器,并结合反馈式增强锁相环和逻辑锁定技术提高了阵列天线各通道的幅相一致性.通过仿真分析和工程试验表明,提出的算法利用多相滤波器结构、分布式算法和复用式设计既减少了运算量,又有放降低了硬件资源消耗;采用的复合滤波技术及时钟同步技术提高了通道的幅相一致性,确保了相控阵天线波束赋形的效果.该设计的算法和硬件实施技巧对资源有限的大规模阵列信号处理有较好的借鉴价值,对宽带数字收发信机信号流设计也有一定的参考意义.     

基于FPGA的多通道数字接收机设计与实现

针对多通道数字接收机在雷达和移动通信等领域的应用需求,提出了一种基于FPGA的4通道数字接收机的实现方案。采用4个AD9230芯片对射频模拟信号进行并行数字化处理,然后在FPGA中实现数字下变频和整个系统的配置;通过对积分梳状滤波器（CIC）和半带（HB）滤波器的级数和选通控制,实现覆盖范围为1～16384倍的抽取滤波...     

时序信号设计的一种新方法

文章结合高速时序工作的特点,从实现的角度提出了一种利用软件调整时序的新方法。在可编程逻辑器件中,利用数字时钟管理器(DCM),通过模块化和增量式设计思想达到对高速时序信号的精确调节。最终实现了一个20MHz速率的时序控制,调节精度达到100ps。