共查询到20条相似文献,搜索用时 109 毫秒
1.
2.
针对空间用SRAM型FPGA器件抗单粒子效应性能全面测试评估的要求,研究内部不同资源电路结构的单粒子效应敏感性及测试方法,利用重离子加速器开展抗辐射加固SRAM型FPGA单粒子效应模拟辐照试验,对配置存储器、块存储器、触发器等敏感单元的单粒子翻转、单粒子功能中断、单粒子锁定特性进行研究。试验结果表明,所提出测试方法能有效地覆盖测试SRAM型FPGA单粒子效应敏感资源,所测试抗辐射加固SRAM型FPGA器件具有良好的抗单粒子锁定性能,但对单粒子翻转和单粒子功能中断非常敏感,静态测试模式下对单粒子翻转更为敏感。有关测试方法和结果可以为SRAM型FPGA的单粒子效应评估及防护提供参考。 相似文献
3.
为提升SRAM型FPGA电路块存储器和配置存储器抗单粒子翻转性能,本文提出一种脉冲屏蔽SRAM单元结构。该结构通过在标准的六管单元中加入延迟结构,增大单元对单粒子事件响应时间,实现对粒子入射产生的脉冲电流屏蔽作用。以64k SRAM作为验证电路进行单粒子翻转性能对比,电路的抗单粒子翻转阈值由采用标准六管单元的抗单粒子翻转阈值大于25 MeV·cm 2·mg -1 提升至大于45 MeV·cm 2·mg -1 ,加固单元面积较标准六管单元增大约21.3%。30万门级抗辐照FPGA电路通过脉冲屏蔽单元结合抗辐照SOI工艺实现,其抗辐照指标分别为:抗单粒子翻转阈值大于37.3 MeV·cm 2·mg -1 ,抗单粒子锁定阈值大于99.8 MeV·cm 2·mg -1 ,抗电离总剂量能力大于200 krad(Si)。 相似文献
4.
利用TCAD软件,构建了特征尺寸为0.18μm的三维器件模型,采用器件与电路联合仿真的方法,对重离子在静态随机存储器(SRAM)中引起的单粒子翻转(SEU)效应进行了模拟,分析了SRAM单粒子翻转的机理。仿真了各种阻值的反馈电阻对SRAM抗SEU的效果,确定了SRAM单元抗SEU反馈电阻的阻值。仿真结果表明,搭建的仿真平台可为加固型SRAM电路的研制提供仿真平台和设计依据。 相似文献
5.
为揭示静态随机存储器(SRAM)辐射效应以及内部电荷收集变化规律,从而为器件辐射效应及加固提供有效的仿真数据支撑,针对器件在轨单粒子翻转(SEU),提出一种SRAM单元的三维敏感区形状参数模拟仿真方法。首先通过器件级和电路级仿真相结合的手段,利用计算机辅助设计(TCAD)构建三维模型;然后通过仿真获得重离子从不同方向入射后的单粒子瞬态电流,将此电流作为故障注入到65 nm SRAM单元的电路级模型中仿真SEU;最终得到65 nm SRAM单元的单粒子效应(SEE)三维敏感区形状参数。 相似文献
6.
7.
针对宇航用大容量SRAM器件抗单粒子效应性能的试验评估需要,利用重离子加速器对抗辐射加固32 M Bulk CMOS工艺SRAM和16 M SOI CMOS工艺SRAM进行了单粒子效应模拟试验研究,获得SRAM器件单粒子效应特性并进行在轨翻转率预估;对单粒子翻转试验中重离子射程的影响,不同SEU类型的翻转截面差异,在轨翻转率预估的有关因素等进行了分析讨论。结果表明,这2款抗辐射加固SRAM器件都达到了较高的抗单粒子效应性能指标。试验结果可以为SRAM器件的单粒子效应试验评估提供参考。 相似文献
8.
9.
静态存储器单粒子翻转率预示的在轨验证 总被引:1,自引:1,他引:0
SRAM型FPGA配置区的单粒子翻转可能对系统的功能产生严重的影响,因此必须进行针对性的加固措施,而加固的重要依据之一是在轨翻转率结果。文章将地面获得的Hitachi 4Mb SRAM HI628512单粒子翻转率预示结果与搭载在极轨卫星SAC-C等上的飞行试验的结果进行了比较。分析表明基于国内地面试验数据和FOM方法预示的在轨翻转率与国外的在轨监测数据接近,多位翻转的试验结果也得到了在轨试验数据的验证。这些结果表明我国在单粒子翻转的模拟试验技术和在轨翻转率预示方面取得了相当的进展,可以为卫星电子系统抗辐射加固设计提供有力的保障。 相似文献
10.
用软件包和FOM方法分别计算了BX1750A芯片在三种太阳同步轨道以及不同宇宙环境下的单粒子翻转率。根据器件及单片机系统在轨单粒子翻转率与“零翻转”可靠度的关系,量化地评估了该芯片及所属系统应用于不同飞行任务时的抗单粒子翻转(SEU)性能。分析结果表明,BX1750A芯片抗单粒子效应的性能较高,可作为低太阳同步轨道3年或5年寿命卫星关键计算机系统的选用芯片。同时为确保系统SEU零失效,有必要采取软件和其他加固措施。 相似文献
11.
针对基于SRAM型FPGA实现的系统的单粒子效应敏感度评估,采用北京放射性核束装置CYCIAE-100回旋加速器提供的中能质子进行辐照试验研究。以典型SRAM型FPGA器件XC4VSX55为试验样品,获得其本征单粒子翻转截面以及特定应用下的翻转位数与功能错误数的比例关系;并将结果与在瑞士PSI质子辐照装置获得的试验结果进行比较。此外,提出针对基于SRAM型FPGA实现的系统的两步骤单粒子翻转敏感度评估方法,可以定量评估器件在轨功能错误数。本工作同时表明CYCIAE-100提供的长射程的质子,对于倒装器件的单粒子翻转敏感度评估具有重要价值。 相似文献
12.
SRAM型FPGA单粒子效应试验研究 总被引:6,自引:0,他引:6
针对军品级SRAM型FPGA的单粒子效应特性,文中采用重离子加速设备,对Xilinx公司Virtex-II系列可重复编程FPGA中一百万门的XQ2V1000进行辐射试验。试验中,被测FPGA单粒子翻转采用了静态与动态两种测试方式。并且通过单粒子功能中断的测试,研究了基于重配置的单粒子效应减缓方法。试验发现被测FPGA对单粒子翻转与功能中断都较为敏感,但是在注入粒子LET值达到42MeV·cm 2/mg时仍然对单粒子锁定免疫。本文对翻转敏感度、测试方法与减缓技术进行了讨论,试验结果说明SRAM型FPGA对单粒子效应比较敏感,利用重配置技术的减缓方法能够有效降低敏感度,实现空间应用。
相似文献
相似文献
13.
采用SRAM工艺的FPGA因其性能优异,在空间领域的应用受到重视;但是在空间环境中,SRAM型FPGA易受单粒子翻转的影响而导致逻辑故障或功能中断。文章提出对该类芯片的配置逻辑部分采用回读比较后刷新、对其BRAM部分采用通用自纠错宏的抗单粒子翻转(SEU)设计方案,在牺牲一定的器件性能的情况下,能达到较好的抗辐射效果。 相似文献
14.
SRAM FPGA电离辐射效应试验研究 总被引:1,自引:0,他引:1
针对SRAM FPGA空间应用日益增多,以100万门SRAM FPGA为样品,进行了单粒子效应和电离总剂量效应辐照试验。单粒子试验结果是:试验用粒子最小LET为1.66 MeV·cm2/mg,出现SEU(单粒子翻转);LET为4.17 MeV·cm2/mg,出现SEFI(单粒子功能中断),通过重新配置,样品功能恢复正常;LET在1.66~64.8 MeV?cm2/mg范围内,未出现SEL(单粒子锁定);试验发现,随SEU数量的累积,样品功耗电流会随之增加,对样品进行重新配置,电流恢复正常。电离总剂量辐照试验结果是:辐照总剂量75 krad(Si)时,2只样品功能正常,功耗电流未见明显变化。辐照到87 krad(Si)时,样品出现功能失效。试验表明SRAM FPGA属于SEU敏感的器件,且存在SEFI。SEU和SEFI会破坏器件功能,导致系统故障。空间应用SRAM FPGA必须进行抗单粒子加固设计,推荐的加固方法是三模冗余(TMR)配合定时重新配置(Scrubbing)。关键部位如控制系统慎用SRAM FPGA。 相似文献
15.
为了提高宇航用存储器的抗单粒子翻转能力,本文对传统的单错误修正、双错误探测(Single Error Correction and Double Error Detection, SEC DED)码的构造进行了改进和优化,给出了构建单错校正、双错检测、相邻双错校正(Single Error Correction, Double Error Detection and Double Adjacent Error Correction, SEC DED DAEC)码奇偶校验矩阵的构造规则。通过适当地增加奇偶校验矩阵列向量的权重和、改变奇偶校验矩阵列向量顺序的方式,提出了一种具有新特征结构的SEC DED DAEC码,它可以修正任意相邻两位错误。实验结果表明,提出的SEC DED DAEC码是一种有效的宇航用存储器抗单粒子翻转加固措施,其冗余开销基本与传统的SEC DED码相同,误码率低于国际同类文献的结果。 相似文献
16.
SRAM型存储器空间应用通常采取纠一检二(SEC-DED)的方法,克服空间单粒子翻转(SEU)对其产生的影响。随着SRAM型存储器工艺尺寸的减小、核心电压的降低,空间高能粒子容易引起存储器单个基本字多位翻转(SWMU),导致SEC-DED防护方法失效。在研究辐射效应引起的SRAM型存储器多位翻转模式特点的基础上,提出一种基于改进型(14,8)循环码的系统级纠正一位随机错和两位、三位突发错同时检测随机两位错(SEC-DED-TAEC)的系统级容错方法。基于该方法的存储器系统容错设计具有实现简单、实时性高的特点,已成功应用于某型号空间自寻的信息处理系统。仿真试验及实际应用表明,该方法可以有效防护SRAM型存储器件SWMU错误,有效提高了空间信息处理系统可靠性,可以为其它空间电子系统设计提供参考。 相似文献
17.
18.
空间DSP信息处理系统存储器SEU加固技术研究 总被引:2,自引:0,他引:2
当前以高性能DSP为核心的信息处理系统被广泛应用于空间飞行器电子系统 中。DSP系统为实现大数据量信息处理,通常需要扩展其外部存储器。而存储器件在空间应 用中容易发生单粒子翻转(SEU:Single Event Upset),使得存储器件中数据发生改变, 从而导致系统计算结果错误,甚至可能导致系统功能失效。在介绍信息处理系统存储器件SE U机理的基础上,针对DSP信息处理系统存储器的结构特点,提出了一种基于“反熔丝型PROM +TMR加固设计FLASH+EDAC加固设计SRAM”结构的存储器SEU加固设计方案,并进行了原型实 现。实验分析表明该设计具有较好的抗SEU性能和较强的实时性,可以为同类型的空间信息 处理系统设计提供参考。
相似文献
相似文献
19.
20.
《航天器工程》2016,(4):74-80
针对静态随机存储器(SRAM)型现场可编程门阵列(FPGA)空间应用的问题,提出了基于FPGA星载抗辐射加固专用集成电路(ASIC)设计的全流程,并重点对扫描链设计、存储器内建自测试、自动向量生成、ASIC封装设计、散热设计、加电振动试验等关键点的设计方法和注意事项进行了介绍。通过设计、测试、封装、试验,实现了基于静态随机存储器型FPGA转化为抗辐射加固ASIC。ASIC抗辐射总剂量大于100krad(Si),抗单粒子闩锁(SEL)阈值大于75 MeV·cm~2/mg,抗单粒子翻转(SEU)阈值大于22 MeV·cm~2/mg,满足空间应用的要求,具有很好的应用前景。 相似文献