共查询到20条相似文献,搜索用时 437 毫秒
1.
介绍了计算机辅助测试技术在飞机液压助力器速度特性测试中的应用,并给出了系统硬件、软件及液压控制回路的设计和实现方法. 相似文献
2.
3.
结合惯性器件测试平台的发展现状,指出了设计惯性器件自动测试平台的必要性,给出了测试平台的总体设计思想以及硬件和软件的设计.该测试平台具有良好实时性、稳定性、可靠性和通用性,同时提供了友好的人机交互界面,使整个测试过程操作方便,减少了人为的测试误差,实现了测试自动化. 相似文献
4.
5.
北斗/惯性深耦合接收机利用了惯性辅助和微惯性器件误差实时补偿技术,具有更好的高动态适应性与抗干扰能力。深耦合接收机中,惯性测量模块与接收机模块的信息相互利用,形成了2个闭合的误差传递通道:位置通道和速度通道。针对速度通道分析了误差传递特性。首先,考虑了三阶锁相环所实现的载波跟踪环路,在对组合滤波器进行简化的基础上,建立了速度通道的传递函数模型;然后,推导了惯性辅助误差到接收机速度误差的传递关系,分析了其误差特性;进一步将惯性辅助误差分为由惯性器件误差和由辅助信息更新率低引起的误差,分别分析了它们对接收机速度误差的贡献。分析结果表明:1)惯性辅助误差到接收机速度误差的传递模型表现为高通特性;2)由惯性器件误差所引起的速度误差,因受载波跟踪环路滤波器的作用而大大减小;3)比较而言,由辅助信息更新率低所引起的速度误差更为显著。 相似文献
6.
7.
在分析目前机上电缆传统测试方法所存在的弊端的基础上,针对当前自动测试系统未解决的机上电缆测试问题,提出了一种基于传输线理论的机上电缆断点位置测试方法,给出了断点定位仪硬件电路设计和误差分析方法,并对误差分析得到的相关参数进行了仿真实验,根据仿真结果,给出断点定位仪的优化方法,可实现对机上电缆断点的精准定位。 相似文献
8.
AFDX虚拟链路路径实时寻优算法 总被引:2,自引:0,他引:2
航空电子全双工交换式以太网(AFDX)使用虚拟链路(VL)进行消息数据流通信,为提高AFDX的网络实时传输性能,以VL路径配置寻优为基础,提出了一种基于遗传算法的AFDX VL路径优化算法(POGA)。POGA以提高网络实时性为优化目标,并综合考虑网络负载均衡,以VL的路径信息作为染色体,通过遗传算子进行遗传寻优操作,选择促使AFDX网络实时性能最优的VL路径作为优化结果。利用仿真优化方法对POGA进行了实现,在典型AFDX网络1 000条VL的配置下,与负载均衡算法和最短路径算法进行了分析对比,结果显示分别有76.4%和77.4%的VL的传输实时性得到了增强,网络的实时传输性能分别提高了13.2%和12.9%。 相似文献
9.
分析了伺服法测试的误差源以及误差源对测试结果的影响,建立了设备误差与测试结果之间关系的数学模型,并给出了数学模型中主要误差的补偿方法,实验结果证明:补偿后测试精度显著提高。 相似文献
10.
为了在X射线脉冲星地面实验系统仿真源模拟产生X射线的基础上,能够快速稳定地得到脉冲轮廓,采用硬件历元叠加的方法获得脉冲轮廓。研究了用硬件实现历元叠加及其数据整合的算法,该算法首先在MATLAB现场可编程逻辑阵列(FPGA)中实现,再通过MATLAB硬件描述语言(HDL)代码生成模块把算法转换成HDL,经编译后获得配置硬件的Bit文件,最终在开发板FPGA上实现数据处理的硬件模块。一段时间内的光子到达时间数据通过MATLAB算法得到的脉冲轮廓数据与通过硬件模块处理后得到的数据结果存在误差,在单个时间窗口内误差最大值为2个光子数,误差平均值占光子数统计平均值的0.084%;两组统计的脉冲轮廓数据中不同数据占总数据个数的9.481%,这样的误差不影响后端模拟导航模块的导航。利用硬件实现的历元叠加及其数据整合模块具有处理速度快、设备紧凑、功耗低的特点,为航天器利用X射线脉冲星导航提供了一种可行的硬件数据处理技术上的支持。 相似文献
11.
12.
相位偏移干涉测量中移相误差补偿技术研究 总被引:1,自引:0,他引:1
在相位偏移干涉测量技术中,一阶线性和二阶非线性移相误差是产生相位检测误差的主要因素。在研究移相误差对相位偏移干涉法测量精度影响的基础上,提出五步移相算法一阶线性和二阶非线性移相误差补偿技术。该方法从相位偏移干涉图中拟和出移相过程中存在的移相误差,对五幅算法结果进行误差修正。试验证明移相器存在 10%一阶线性误差和 1 %二阶非线性误差时,五幅算法相位检测误差为 0.12弧度;采用该补偿方法可以将相位测量精度减少到 0.02弧度,相当于采用氦氖激光器的倍程干涉仪中位移测量精度从 6.0 nm提高到 1 nm。 相似文献
13.
14.
This work introduces a built-in self-test (BIST) design methodology that can sequentially test large very large scale integrated (VLSI) circuits with very high fault coverage. The proposed techniques, circular BIST ((BIST) and (BIST with pseudopartial scan (PPSCAN), are modeled after the principles of the circular self-test path (CSTP). The basis of this method is to trade a minimal increase in hardware overhead for a large increase in fault coverage. It is shown that this technique yields a much higher fault coverage with reasonable time and test vector length when compared with existing sequential test methods. The effectiveness of the technique has been demonstrated by applying it to practical VLSI circuits, which include: 1) the system control coprocessor (CP0) of MIPS 3000 central processing unit (CPU) core and 2) the SIMD graphic engine, namely, enhanced memory chip (EMC). The BIST results show that (BIST and its derivative (BIST with pseudopartial scan (PPSCAN) are feasible for practical VLSI designs and generate BIST with high fault coverage and low overhead 相似文献
15.
16.
17.
18.
19.
以ITS9000MX超大规模集成电路测试系统为背景,系统地研究了ITS9000系列测试系统的检定方法,重点描述了它的基本思想,原理和关键技术。 相似文献