一种基于热分析的FPGA时序分析方法

FPGA的实际工作温度是决定FPGA时序分析可靠性的决定因素。为了克服FPGA结温难以获取的问题，充分保证FPGA时序分析的可靠性，文章提出了一种基于热分析的FPGA时序分析方法。该方法通过对整机设备内热环境分析和建模来获取FPGA的实际工作温度，在此基础上进行FPGA时序分析和温度余量分析，准确获取FPGA时序信息。该方法包含热分析和建模、FPGA时序温度参数获取、FPGA时序分析、温度余量调整等4个过程。文章还结合具体应用，对该方法进行了过程说明和应用结果分析。通过该文提出的基于热分析的FPGA时序分析方法，可以准确计算获取FPGA器件的实际结温，并在此基础上开展时序分析，从而有效保证了FPGA时序分析的准确性和可靠性。     

等效性验证工具进行大规模FPGA验证探讨

文章分析了FPGA设计验证的一般流程,并以等效性验证原理为基础,结合等效性验证工具,探讨了大规模FPGA设计验证的工作流程及具体实施过程,对优化FPGA设计验证流程给出了建设性建议。     

星载FPGA内时序电路设计与时钟控制技术分析

在分析星载FPGA内时序电路特性以及FPGA可编程资源特性的基础上,指出了FPGA内同步时序电路出现时钟偏斜现象的机理。针对时钟偏斜,提出了星载FPGA内时序电路的设计准则。基于设计准则,提出了并行移位寄存器的一种异步化设计方法,阐述了在FPGA源代码中设置设计约束,或在逻辑综合与布局布线过程中联合设置设计约束,将主要同步时序电路时钟信号布置在全局时钟网络上的方法。工程实践表明：上述方法很好地解决了星载FPGA内同步时序电路时钟偏斜问题,可确保星载FPGA工作的稳定性与可靠性。     

欧洲宇航ASIC与FPGA产品保证标准分

概述欧洲宇航集成电路ASIC与FPGA产品保证标准的有关情况,以近两年发布的ASIC与FPGA辐射减缓技术手册为重点,详细介绍制造工艺级、物理布局级、电路结构级以及系统架构级等4个层级的辐射减缓技术,归纳总结ASIC与FPGA产品保证标准发展方向,提出对我国宇航ASIC与FPGA产品保证工作的建议。     

欧洲空间用FPGA开发质量问题探析

对欧洲空间型号应用的FPGA在开发中所遇到的设计文档、人力资源、器件使用率、设计方法学、辐射问题、验证工作、FPGA转ASIC、优选元器件清单等质量问题进行归纳总结．并在此基础上提出解决这些问题的建议措施,为我国航天型号用FPGA开发提供借鉴。     

一种基于片同步技术的高速ADC与FPGA互连方法

针对多通道高速采样器AD9653的高速串行数据接口特点,利用Xilinx公司Kintex-7系列FPGA的片同步技术,设计实现了一种多通道高速ADC与FPGA之间的数据传输方法。介绍了高速ADC与FPGA互连的组成及工作原理,着重描述了基于片同步技术实现数据互连高速传输的方法,最后通过仿真与板级验证了接口工作的正确性。     

基于伪码锁相技术的高精度测距修正方法

双向单程体制星间通信测距接收机中,基带负责通信测量的现场可编程门阵列(FPGA)工作时钟通常与外部时频单元送给接收机的10.23MHz时钟是异步关系,这样会导致FPGA内部产生的测距时刻与10.23MHz产生的测距时刻(即秒脉冲上升沿时刻)不完全同步,为了以时频单元输入的测距时刻为基准,需要对FPGA内部产生的测距时刻与时频单元产生的测距时刻进行同步处理。文章提出一种采用伪码锁相跟踪测量的测距修正方法,用FPGA的工作时钟去采样跟踪时频单元10.23MHz时钟,最终输出测距时刻脉冲和相位差,其中测距时刻脉冲用于采样测距信号,而相位差则转换为时间差用于对测距结果进行修正。经理论分析、仿真及FPGA验证,结果表明:此方法可以实现两个异步时钟测距时刻的高精度同步,测量精度高可达皮秒量级,且实现简单,占用FPGA资源较少。     

SRAM型FPGA的单粒子效应及TMR设计加固

宇宙空间中存在多种高能粒子,其辐射效应会严重威胁航天器中现场可编程门阵列（FieldProgrammable Gate Array,FPGA）器件工作的可靠性。文章研究了静态随机存储器型（Static Random AccessMemory,SRAM）FPGA中的单粒子翻转效应。理论计算表明,采用三模冗余（Triple Module Redundancy,TMR）设计方法可以有效缓解FPGA中的单粒子翻转问题。针对传统TMR设计方法的不足,提出了一种改进的TMR设计架构,并将该架构应用于某星载关键控制电路的设计中。文中的研究成果对SRAM型FPGA的空间应用有一定参考作用。     

基于FPGA的高速FIR数字滤波器设计

分布式算法是一项重要的FPGA技术,广泛地应用在数字信号处理领域。文章介绍了分布式算法原理及其改进,设计了一种高速8阶FIR数字滤波器,并进行了仿真验证。最后,对FPGA资源利用和工作速度两方面做了比较和分析。     

双工作模式空空通信机的设计与实现

空空通信机是飞船交会对接过程中通信链路的关键设备，主要完成两个航天器之间的信息交换。根据任务需求，空空通信机需具备两种工作模式，即扩频模式和非扩频模式。文章首先阐述了空空通信机的基本工作原理和整体结构设计，针对两种工作模式的需求，硬件上采用通用设计，软件上采用分时加载不同软件的设计方案。按照空空通信机的结构模块，顺序介绍了各个模块的设计方法和实现思路。对超外差式接收机的主要指标进行了设计和分析，直接射频调制发射机实现了QPSK和BPSK调制兼容，数字解调部分采用“ADC+FPGA”的设计方案。主工作FPGA芯片完成扩频模式解调和非扩频模式解调，另一片FPGA完成对主FPGA的回读重加载，并根据遥控指令来完成不同程序的加载。文章设计的空空通信机已成功应用于某卫星型号，设计方法对后续其他型号的空空通信机的设计有一定参考价值。     

三模冗余对SRAM型FPGA寄存器上电状态的影响分析

SRAM型FPGA容易受到空间辐射环境引起的单粒子翻转效应影响，造成软件在轨故障进而影响任务成败，因此在空间应用时普遍采用三模冗余技术进行设计加固来提高软件可靠性。使用Xilinx TMRTool工具实现SRAM型FPGA的三模冗余是目前流行的三模冗余实现方式，该方式无需额外编写代码，简化了设计师的工作。分析了Xilinx TMRTool对软件网表文件的改变流程和机理，对比了三模冗余处理前后FPGA寄存器的不同布局布线结果，分析了三模冗余工具对寄存器置位和复位的影响，给出了以SRAM型FPGA为核心控制器的产品设计建议。     

一种现场可编程门阵列门延时精确调整时序的方法

通过FPGA(现场可编程门阵列)时序模型分析得出FPGA门延时的方案,综合利用FPGA各种布局布线EDA工具,摸索出一套人工干预FPGA布局布线的方法,使FPGA门延时能够有效地用于时序调整,调整精度可达到纳秒级。该方法具有不增加任何额外器件,成本低、高效方便的特点。     

辐射效应对SRAM型FPGA可靠性的影响分析

分析了空间辐射环境对SRAM型FPGA可靠性的影响,总结归纳了空间应用SRAM型FPGA的故障模式,供FPGA产品设计人员参考。     

FPGA功能验证自动化技术研究与实践

深入分析了影响FPGA功能验证效率和质量的各项因素,改进了传统FPGA软件验证平台的搭建方法,阐述了FPGA软件自动化验证平台搭建技术、基于Perl语言的Testbench自动生成技术、受约束的随机激励生成技术、接口时序自动侦错技术、SVA断言以及基于VBA宏的管脚配置自动检查技术等6种改进策略。这些自动化技术将功能验证中程式化和标准化的工作交由工具完成,提高了验证平台搭建和仿真结果检查的效率。     

航天器遥控FPGA片上容错设计技术研究

结合深空探测项目研制任务研究遥控数据接收处理电路FPGA片上容错设计技术。在研究航天器遥控数据接收处理电路数据模型的基础上,提出遥控数据接收处理电路FPGA片上小粒度自主备份容错设计方法;应用此新方法进行遥控指令通道FPGA设计优化;针对FPGA缺陷成团性,进行遥控指令通道FPGA布局优化,最终设计出能够自主容错,容错能力更强,可以应对缺陷成团性影响的新一代遥控指令通道FPGA。这一FPGA的实现,验证了文中提出的新方法,也为未来深空探测项目、微小卫星等提供新的遥控产品。     

基于FPGA架构的高可靠在轨重构系统设计

航天设备与地面设备相比,制造成本高,对空间环境的适应性要求也高。为了延长航天器寿命,提高其在轨工作的可靠性,需要考虑航天器在空间环境下的可维护性需求。针对航天资产在轨软件实现功能维护的需求,研究空间环境应用背景下的高可靠在轨可重构技术。基于FPGA芯片在航天器领域中应用的广泛性、灵活性及可靠性,设计了一种FPGA架构下的高可靠在轨重构系统。该系统的优势在于充分利用星载设备中普遍使用的“SRAM型FPGA+反熔丝FPGA”的硬件架构,在实现SRAM型FPGA动态刷新功能的基础上仅通过软件更改来增加在轨重构功能,极大降低了硬件更改的成本,扩展了可重构功能的应用范围。在某航天器星载设备中应用该在轨重构系统,通过实际飞行经历,验证了该架构系统设计方案的可行性、可扩展性及可靠性。     

基于DSP和FPGA的静电悬浮加速度计控制器设计

针对静电悬浮加速度计高稳定悬浮控制和极微小加速度信号处理需求，设计了一种基于数字信号处理（digital signal processor,DSP)和现场可编程门阵列（field programmable gate array,FPGA)的加速度计控制器。该控制器采用DSP作为主控芯片，FPGA为辅助控制芯片。基于加速度计的工作特性，设计了一种加速度计工作模式切换控制策略，可根据加速度计当前工作状态，自动或者手动切换工作模式。基于加速度计的工作原理和测量需求，设计开发了基于FPGA的比例、积分、微分(proportional integral derivative,PID)控制算法和有限冲击响应(finite impulse response,FIR)滤波算法。为验证该控制器的控制性能，开展了地面高压悬浮实验。结果表明，该控制器及控制算法可以快速准确地实现加速度计稳定悬浮控制和模式切换，并且可以实现软件在轨重构和控制参数在轨更新，为后续重力场探测、空间引力波探测以及自主导航等提供了工程参考依据。     

XilinxFPGA／CPLD器件的正确选择

介绍了现场可编程门阵列FPGA器件及相应设计软件的市场调研结果,提出了选择FPGA器件的一般规则,并结合实际应用给出了Xilinx FPGA器件的选择方法。     

一种面向卫星应用的新型存储器和FPGA设计与实现

可靠性对在轨卫星的安全意义重大。由于空间环境辐射和单粒子效应,卫星系统多次发生在轨异常,对在轨卫星系统工作的连续性、稳定性和安全性造成了严重影响。文章针对卫星在轨空间环境和单粒子问题,提出一种基于铁电材料的高可靠、抗辐射的CPU和FPGA解决方案。一方面,设计了和通用接口兼容的新型铁电存储器,其抗辐射总剂量大于10000Krads（Si）,对单粒子效应几乎具有完全的免疫能力;另一方面,设计了基于铁电编程单元的新型FPGA,该FPGA不需要外部PROM,具有很好的经济性和应用前景。     

基于主动排气气囊的着陆缓冲控制系统FPGA设计

主动排气气囊能够保证航天器着陆的稳定性,为了能够精准的控制多气囊差异式排气,文章介绍了一种能够实现该控制功能的现场可编程逻辑门阵列(FPGA)软件系统,其运行于XQR2V1000-4BG575R FPGA上,能够实现对AD采样芯片TLC2543进行驱动和控制、多通道过载数据采集,基于串行滤波器的数据处理、分布式过载判断控制气囊排气等功能。该系统基于FPGA高速多任务并行处理与调度、实时处理多通道数据采集运算,解决了快速响应着陆缓冲控制问题,使着陆缓冲系统能够精确按照舱体实时过载进行差异式主动排气控制,以保证系统工作可靠性和航天器着陆稳定性。该设计通过了系统和专项试验验证,表明了基于主动排气气囊的着陆缓冲控制系统FPGA设计能够保证航天器以规定速度和过载安全着陆地面。