基于FPGA实现遥测数据解扰分接的设计

为满足高码速率数据流的分接要求，提出了一种由现场可编程逻辑阵列（FPGA）实现遥测数据解扰分接的设计方案。该方案用-XILINX SpartanⅡ XC2S50芯片实现搜索帧同步、数据解扰和数据分接单元，用超高速集成电路硬件描述语言（VHDL）进行编程，可处理码速率768kb／s的数据流。因用单片FPGA实现。减小了电路体积。     

基于FPGA的串行RS+Viterbi级联译码器的设计与实现

提出了一种基于现场可编程逻辑阵列(FPGA)的RS码(255,223)级联卷积码(4,3,3)译码器及其实现,给出了系统结构。其中级联译码器均采用串行结构,减少了资源占用。卷积译码使用Viterbi算法,给出了其初始化网络、分支度量计算、加比选、累计度量储存、幸存路径储存和回溯等主要部分;RS译码采用欧几里德算法,给出了伴随式计算、错误位置和错误值多项式计算(钱搜索计算错误位置、福尼算法计算错误值)、模二和计算解码输出等关键部分。     

一种基于FPGA的快速CRC算法及实现

在数字通信中,循环冗余校验(Cyclic Redundancy Check,CRC)是一种常用的差错控制方法,它具有差错检测精确度高、效率高的特点.在设计中采用模拟人类的思维方式,创建快速、移植性强的串行循环移位异或运算方式来实现CRC编解码的算法,优化了系统电路.硬件测试表明,其在实现效率、消耗资源等方面取得了较好效果.     

闭环集成光陀螺中FIR滤波器的设计和应用

为提高闭环集成光陀螺中电路的性能，提出了采用现场可编程门阵列器件(FPGA)实现有限冲激响应(FIR)数字滤波器的方案，并给出了一个8阶低通FIR数字滤波器的FPGA流程、算法的设计及其实现。仿真和测试结果表明，所设计的滤波器电路工作正确可靠，满足设计要求。     

高速DQPSK解调器的算法及实现

介绍了一种高速四相差分相移键控(DQPSK)解调器的算法。该方法基于锁相环原理，并采用了现场可编程逻辑门阵列(FPGA)芯片进行载波恢复、差分解码、时钟恢复和判锁等，其设计与实现不仅方便，而且可靠性高。