高性能隔离分配放大器的研制

论述了现代精密时频系统对隔离分配放大器的技术要求及其重要作用.介绍了为改进我台守时系统标准频率分配子系统而研制的一个高性能隔离分配放大器.对于5 MHz信号,该分配放大器的反向隔离度和路间隔离度均优于115 dB(5 MHz);相位噪声在1 Hz达到-135 dBc/Hz;噪声本底为150 dBc/Hz;插入秒稳损失达到10-13量级.在13 dBm输出情况下,谐波小于-40 dBc.对该分配放大器主要性能测试涉及的测量方法也作了介绍.     

用于无线Mesh通信的宽带线性功放模块设计

针对单频点工作的无线Mesh通信系统在复杂空间电磁环境下,工作频点被占用或干扰时导致无法使用的问题,设计一种工作在(1~1.5)GHz的宽带射频线性功放模块,该模块可应用于宽带无线Mesh通信系统。在(1~1.5)GHz频带内采用6个单频点对该功放模块的驱动放大器和末级功率放大器仿真设计和模块测试。测试结果表明:①(1~1.5)GHz工作频带内,任意单频载波增益≥20 dB,输出P1dB≥43 dBm,支持射频信号峰均比(PAR)≥6 dB;②采用64QAM,20 MHz的数字射频信号输出37 dBm时,ACPR小于-34 dBc,直流功耗≤40 W;③2~4次谐波≤-50 dBc。     

基于功率互补对的树形结构混合滤波器组

提出了一种近似完全重构的树形结构混合滤波器组(HFB)的设计方法,利用基于功率互补对的树形结构的模拟分解滤波器,而非传统的低通、带通和高通分解滤波器均匀分割整个系统带宽.采用遗传算法实现了功率互补对的优化设计,并基于逆快速傅立叶变换(IFFT)实现了数字综合滤波器的设计以保证近似完全重构.3阶和5阶的功率互补对与63阶的数字FIR(有限冲击响应)综合滤波器所组成的四通道混合滤波器组,具有1.06×10^-7dB平均失真误差和-111?dB的平均混叠误差,满足15?bit的模数转换(ADC)系统要求.     

低噪声500MHz频率源

本文介绍一种高可靠、长寿命频率源的设计。为了可靠的工作,该装置采用了备用结构型式,并用体波和声表面波谐振器来保证极低的相位噪声和寄生输出。500MHz 和400MHz 多路输出是由25MHz 参考输入或由一个内部100MHz 温度补偿晶体振荡器直接合成而产生的。当使用外部参考时,25MHz 输入滤波器和两个50MHz、100MHz 附加晶体滤波器保证在最后倍频之前将相位噪声本底减小到理论最小值。500MHz 倍频输出信号用两端口SAW 谐振器进行滤波。这些谐振器在50欧匹配系统中,工作的输入功率电平为+15dBm。滤波电路还保证将内外产生的调制边带减小到可以忽略的程度。在离载波大于2MHz 间隔频率上,其单边带相位噪声低于-174dBc/Hz。同样,在所有频率上,寄生信号均低于-110dBc。频率源工作在有电噪声的环境中。良好的有源、无源滤波和封装屏蔽可保证最小的导电和辐射敏感性。对系统的苛刻要求决定采用无单点故障的备用重复结构。提出的封装设想是使组件的内部连接最短,并使两个备用发生器在物理和电气上互不相关。     

新型平面短路结构宽带振子天线的设计

提出了一种改进后的新型平面短路结构宽带振子天线.与普通振子天线相比,该天线的平面短路结构更利于与载体表面共形.通过对天线主要结构参数分析优化,这种新型天线,凭借着其独特的外形结构和阻抗加载技术,相比于同类天线不但实现了天线尺寸的小型化,而且有更好的带宽和辐射特性.软件仿真表明,该天线在超短波甚高频(VHF,Very High Frequency)工作频段(30~88MHz)内满足电压驻波比小于3,垂直极化,水平全向辐射,辐射强度在工作频段优于-10 dB,辐射增益平坦度在2 dB以内.计算结果与实测结果吻合良好,该天线在超短波通信系统中有较好的应用前景.     

3GHz低噪声倍频器的结构设计

一、引言 3GHz低噪声倍频器主要用于三座标雷达发射和接收系统捷变频率合成器中。它具有极好的短期频率稳定度及频谱纯度。文中着重介绍了倍频器结构的设计方案。在设计中采用了微带技术,封闭式隔离屏蔽及三板线传输带型式,经测试获得了较好效果。实验结果达到;短期频率稳定度σ_y(τ)优于1.7×10~(-10)/ms;5.5×10~(-11)/10ms;￡(f):—105dB/Hz(1kHz);-115dBc/Hz(10kHz)。杂波抑制度大于60dB。上述指标相当于或超过美国HP8672频率综合器中倍频器的技术水平。     

75MHz高衰减小矩形系数晶体滤波器的设计制作

介绍中心频率75MHz、6dB带宽9～10kHz,通带波动小于idB、阻带衰减大于65dB、矩形系数B40/B6<2、插入损耗小于6dB、输入输出阻抗均为50Ω、体积为42mm×20mm×18mm的晶体滤波器的设计制作。该晶体滤波器用综合法设计,采用三节六晶体窄带差接桥式带通晶体滤波器的电路结构,用比高频滤波器效果更好的电容分压的方法进行阻抗变换,不用常用的差接变量器进行阻抗变换。该晶体滤波器的技术指标优于用户提出的技术指标,接近北京无线电仪器二厂1986年引进的西德R/S公司生产的ESH3型电磁干扰测试接收机上所用同种晶体滤波器的技术指标。整机用后认为该滤波器性能良好,满足了整机的设计要求,样机于1989年12月通过设计定型鉴定。     

30MHz窄带晶体滤波器的综合法设计及其温度特性、自然老化特性

本文介绍近几年来用综合法设计用于雷达、接收机、频率综合器及其它测试仪器的相对带宽为5×10~(-(?))～2×10~(-4)的30MHz 窄带晶体滤波器,给出了设计实例和测得的频率衰减特性、温度特性和三年自然老化特性的测试结果。对所测结果作了简要分析,得出窄带晶体滤波器中心频率在温度变化和自然老化中的变化规律,提出了在宽温度范围长期工作的窄带晶体滤波器的通带宽度要求,以及改善窄带晶体滤波器的温度特性和老化特性的措施。     

CPT原子钟微波信号的设计和分析

根据被动型相干布居囚禁原子钟对微波信号的要求,利用小数分频锁相环技术实现了微波频率综合,并通过优化环路带宽得到最佳的输出相噪。测试结果表明:3 417 MHz微波输出在100 Hz处的相位噪声达到-80 dBc;中心频率±50 kHz范围内的杂散抑制达到54 dB,都接近于理论值。将产生的微波用于所研制的CPT原子钟,获得频率稳定度达到1 000 s内6×10-11-1/2,为目前国外商品钟水平。     

GPS信号模拟器中sine存储表的设计和实现

结合Sunderland算法和泰勒多项式原理,给出了直接数字频率合成(DDS)中相位至幅度映射表的压缩算法的数学模型,分析了压缩效率.用快速傅里叶变换来分析杂散水平,利用matlab计算工具对整个算法进行了建模、优化和验证,仿真表明映射表采用该算法设计的DDS数字载波部分的最大杂散约为-90?dB,且有良好的压缩效率.该算法实现结构简单,没有乘法运算.在Xilinx公司的现场可编程门阵列(FPGA)中进行了实现,已成功地应用于一个实际GPS信号模拟器数字中频系统的设计.     

小型CPT原子钟的数字电路优化研究

CPT原子钟是一种体积小、功耗低、指标优的新型原子钟。本文对小型CPT原子钟数字滤波算法开展优化研究,采用CIC滤波器前端滤波,低阶FIR滤波器后端滤波。新滤波模块在保证相同的噪声抑制比的情况下,节约逻辑资源,降低整钟功耗。基于以上方案实现的滤波模块,获得了55dB的滤波效果,同时节省了约42%的FPGA逻辑资源。     

一种低压低功耗的环形压控振荡器设计

设计了一种低压低功耗的环形压控振荡器,它由电压电流转换（V to I）电路及5级延迟单元（delay cell）组成。单位延迟单元采用改进型差分结构,提高了上升及下降速度。同时总的延迟环路采用电容滤波技术,进一步改善了相位噪声性能。分析了环形VCO的相位噪声。电路采用SMIC13V33 1P6MLOGIC工艺,电源电压为1.2 V,仿真结果显示：VCO中心频率为350 MHz,调谐范围为（200-500）MHz,谐振在350 MHz时相位噪声位为-89.5 dBc/Hz@10 kHz,输出波形峰值为0.7 V,功耗为1.2 mW。该VCO可以应用于系统时钟锁相环中。     

W波段对脊鳍线过渡的波导微带转换设计CSCD

本文研究了 W 波段对脊鳍线过渡的波导—微带转换技术,对余弦平方渐变和 Spline 曲线渐变两种形式的对脊鳍线过渡进行了分析和仿真,并设计制作了 Spline 曲线形式的波导-对脊鳍线-微带转换,结构为背靠背。在整个 W 波段,单个过渡结构插入损耗小于1.3dB,回波损耗小于-13dB,在（90～99）GHz 内,单个过渡结构插入损耗小于1.0dB,回波损耗小于-20dB,实现了很好的宽带过渡性能。     

基于IP复用技术的数字鉴频器设计

在分析了坐标旋转计算机CORDIC算法原理的基础上,建立了一种用于数字信号处理数字鉴频器的模型,它采用以裁剪后的8051 IP核为控制核心,基于CORDIC算法的流水线结构和差分结构,完成了数字鉴频实时电路的设计,并在FPGA中实现数字鉴频器功能,它能显示两路基带信号I、Q之间的频率差。     

基于宽带调制信号的无源互调测试研究

随着收发共用和数字调制技术（如BPSK、QPSK）在卫星通信中大量使用，原有的连续波（continous wave,CW）无源互调（passive intermodulation，PIM）测试系统存在验证不充分的问题。设计了宽带调制信号PIM测试方法改进了原有的测试系统，通过采用通道功率测试PIM，测试研究结果表明BPSK、QPSK数字调制无源互调量值均高于连续载波信号2~9dB，考虑到卫星运行可靠性，采用数字调制宽带工作模式改进原有测试系统后更接近实际工作方式，提高了地面验证可靠性。     

利用神经网络逆控制系统提高 Turbo码译码性能

对Turbo码译码逆模型建立问题,提出使用神经网络结构的非线性滤波器来建立Turbo码译码自适应逆模型.采用最优常系数比例因子统计得到Turbo码期望衰减系数,通过利用期望衰减系数训练神经网络非线性自回归外输入NARX滤波器,建立全局范围内的Turbo码译码逆输入输出映射模型.在线性逆控制系统中采用该自适应逆模型,与非线性逆控制结构的自适应逆控制系统相比,具有系统结构简单、运算量小等特点.仿真结果表明在信噪比大于0?dB时,该自适应逆模型算法收敛迅速、稳定,计算误差保持在较小的范围之内.自适应逆译码模型从译码机理角度提供了一种改善译码性能的新途径.     

一种超低压超低耗NMOS衬底偏置混频器

使用两对NMOS管和衬底偏置技术,采用SMIC 0.18μm CMOS工艺,为卫星导航双系统兼容接收机的射频集成电路芯片设计了一种超低压、超低耗NMOS衬底偏置混频器(NBBM,NMOS Bulk-Biased Mixer).以其中的GPS系统为例:射频信号、本振信号和中频信号分别为1575.42MHz,1570MHz和5.42MHz.测试表明:在1V电源电压下,驱动差分负载阻抗1000Ω时,混频器消耗电流约为1.37mA,变频增益( G_C )超过2.11dB,输入1dB压缩点( P _in-1dB)约为-13dBm;若加入运放驱动,变频增益可超过14dB,但会带来线性度的降低、功耗以及面积的增加.     

低压CMOS折叠共源共栅混频器的设计

基于SMIC 0.18μmCMOS工艺,采用一种折叠共源共栅结构,设计实现了一种低压CMOS折叠共源共栅混频器,解决了传统Gilbert混频器中跨导级与开关级堆叠带来的高电源电压问题,以及在跨导级的高跨导、高线性与开关级的低噪声间进行折衷设计的难题.该混频器核心电路尺寸为165μm×75μm,当射频信号、本振信号和中频信号分别为1575.42MHz、1570MHz和5.42MHz时,仿真表明:该混频器转换增益( G_C )为15dB,双边带噪声系数为12.5dB,输入三阶截断点为-0.4dBm,在1.2V的电源电压条件下,功耗为3.8mW,可用于航空航天领域的电子系统中.