SRAM单元的单粒子效应三维敏感区形状参数模拟仿真方法

为揭示静态随机存储器（SRAM）辐射效应以及内部电荷收集变化规律,从而为器件辐射效应及加固提供有效的仿真数据支撑,针对器件在轨单粒子翻转（SEU）,提出一种SRAM单元的三维敏感区形状参数模拟仿真方法。首先通过器件级和电路级仿真相结合的手段,利用计算机辅助设计（TCAD）构建三维模型;然后通过仿真获得重离子从不同方向入射后的单粒子瞬态电流,将此电流作为故障注入到65 nm SRAM单元的电路级模型中仿真SEU;最终得到65 nm SRAM单元的单粒子效应（SEE）三维敏感区形状参数。     

大容量抗辐射加固SRAM器件单粒子效应试验研究

针对宇航用大容量SRAM器件抗单粒子效应性能的试验评估需要,利用重离子加速器对抗辐射加固32 M Bulk CMOS工艺SRAM和16 M SOI CMOS工艺SRAM进行了单粒子效应模拟试验研究,获得SRAM器件单粒子效应特性并进行在轨翻转率预估;对单粒子翻转试验中重离子射程的影响,不同SEU类型的翻转截面差异,在轨翻转率预估的有关因素等进行了分析讨论。结果表明,这2款抗辐射加固SRAM器件都达到了较高的抗单粒子效应性能指标。试验结果可以为SRAM器件的单粒子效应试验评估提供参考。     

总剂量与单粒子协合效应对SRAM单粒子翻转敏感性影响的仿真研究

静态随机存储器（SRAM）在空间环境中可能会受到总电离剂量（TID）效应和单粒子效应（SEE）协合作用的影响,导致器件单粒子翻转（SEU）的敏感性发生改变。文章针对90 nm的SRAM器件,通过器件级和电路级的综合仿真手段,利用计算机辅助设计（TCAD）和集成电路模拟程序（SPICE）软件研究TID和SEE的协合作用对SRAM器件SEU敏感性的影响机制。发现：当TID和SEE作用在器件相反工作阶段（即存储相反数据）时,SEU敏感性随着总剂量的增加而增强;当TID和SEE作用在器件相同工作阶段（即存储相同数据）时,SEU敏感性随着总剂量的增加而减弱。其原因主要是SRAM的一个下拉NMOS管受到总剂量辐照发生损伤后,引起电路恢复时间和反馈时间的改变,并且恢复过程和反馈过程对SEU敏感性的贡献程度不同。以上模拟结果可为存储器件的抗辐射加固设计提供参考。     

SRAM FPGA电离辐射效应试验研究

针对SRAM FPGA空间应用日益增多,以100万门SRAM FPGA为样品,进行了单粒子效应和电离总剂量效应辐照试验。单粒子试验结果是:试验用粒子最小LET为1.66 MeV·cm2/mg,出现SEU（单粒子翻转）;LET为4.17 MeV·cm2/mg,出现SEFI（单粒子功能中断）,通过重新配置,样品功能恢复正常;LET在1.66～64.8 MeV?cm2/mg范围内,未出现SEL（单粒子锁定）;试验发现,随SEU数量的累积,样品功耗电流会随之增加,对样品进行重新配置,电流恢复正常。电离总剂量辐照试验结果是:辐照总剂量75 krad(Si)时,2只样品功能正常,功耗电流未见明显变化。辐照到87 krad(Si)时,样品出现功能失效。试验表明SRAM FPGA属于SEU敏感的器件,且存在SEFI。SEU和SEFI会破坏器件功能,导致系统故障。空间应用SRAM FPGA必须进行抗单粒子加固设计,推荐的加固方法是三模冗余（TMR）配合定时重新配置（Scrubbing）。关键部位如控制系统慎用SRAM FPGA。     

SRAM型FPGA单粒子效应测试方法及试验验证

针对空间用SRAM型FPGA器件抗单粒子效应性能全面测试评估的要求,研究内部不同资源电路结构的单粒子效应敏感性及测试方法,利用重离子加速器开展抗辐射加固SRAM型FPGA单粒子效应模拟辐照试验,对配置存储器、块存储器、触发器等敏感单元的单粒子翻转、单粒子功能中断、单粒子锁定特性进行研究。试验结果表明,所提出测试方法能有效地覆盖测试SRAM型FPGA单粒子效应敏感资源,所测试抗辐射加固SRAM型FPGA器件具有良好的抗单粒子锁定性能,但对单粒子翻转和单粒子功能中断非常敏感,静态测试模式下对单粒子翻转更为敏感。有关测试方法和结果可以为SRAM型FPGA的单粒子效应评估及防护提供参考。     

SRAM型FPGA空间应用的抗单粒子翻转设计

SRAM型FPGA容易受到空间辐射环境引起的单粒子翻转(SEU)的影响,造成FPGA逻辑错误和功能中断,因此空间应用时必须对其进行抗单粒子翻转加固设计,提高其空间应用的可靠性。文章综述了几种FPGA抗单粒子翻转的设计方法,包括三模冗余设计、动态刷新设计和动态部分可重构设计等。利用构建的测试系统,验证以上多种FPGA抗单粒子翻转设计方法的工程可实施性。     

航天用SRAM型FPGA抗单粒子翻转设计

采用SRAM工艺的FPGA因其性能优异,在空间领域的应用受到重视;但是在空间环境中,SRAM型FPGA易受单粒子翻转的影响而导致逻辑故障或功能中断。文章提出对该类芯片的配置逻辑部分采用回读比较后刷新、对其BRAM部分采用通用自纠错宏的抗单粒子翻转（SEU）设计方案,在牺牲一定的器件性能的情况下,能达到较好的抗辐射效果。     

基于130nm 工艺嵌入式SRAM 单粒子软错误加固技术研究

在空间环境中,嵌入式SRAM 易受高能粒子的作用发生单粒子软错误,针对这一现象,文章研究了深亚微米工艺下嵌入式SRAM 的单粒子软错误加固技术,提出了版图级、电路级与系统级加固技术相结合的SRAM 加固方法以实现减小硬件开销、提高抗单粒子软错误的能力。并基于该方法设计了电路级与TMR(三模冗余)系统级加固相结合、电路级与EDAC(纠检错码)系统级加固相结合和只做电路级加固的3 种测试芯片。在兰州近物所使用Kr 粒子对所设计的测试芯片进行单粒子软错误实验,实验结果表明,系统级加固的SRAM 抗单粒子软错误能力与写入频率有关,其中当SRAM 的写入频率小于0. 1s 时,较只做电路级加固的芯片,系统级和电路级加固相结合的SRAM 可实现翻转bit 数降低2 个数量级,从而大大优化了SRAM 抗单粒子软错误的性能。并根据实验数据量化了加固措施、写频率和SRAM 单粒子翻转截面之间的关系,以指导在抗辐照ASIC(专用集成电路)设计中同时兼顾资源开销和可靠性的SRAM 加固方案的选择。     

低轨互联网卫星在轨单粒子翻转分析及防护措施

空间单粒子翻转（SEU）对于在轨卫星寿命和可靠性有着较大的影响,然而,针对低轨互联网卫星1000～1200 km的典型极地轨道空间SEU,目前缺少在轨试验验证结果。文章对某型号的两颗卫星在轨7个月以来的SEU事件记录数据进行处理和分析,给出互联网卫星1050～1425 km不同轨道高度上的SEU事件发生的频度、区域及概率,结合在轨运行情况提出互联网卫星在轨单粒子翻转的软硬件防护设计措施。数据表明,在当前低轨互联网卫星的典型轨道高度上,对于抗单粒子翻转阈值为0.7 MeV·cm2/mg的低阈值SRAM器件,在轨SEU事件大部分发生在SAA区域,发生概率约为7.63×10-7 bit-1·d-1。结合卫星在轨空间防护设计经验,通过加强元器件选用控制、软硬件冗余设计、关键器件限流等措施,可以有效提高低轨互联网卫星的在轨可靠性。     

SOI工艺抗辐照SRAM型FPGA设计与实现

为提升SRAM型FPGA电路块存储器和配置存储器抗单粒子翻转性能，本文提出一种脉冲屏蔽SRAM单元结构。该结构通过在标准的六管单元中加入延迟结构,增大单元对单粒子事件响应时间，实现对粒子入射产生的脉冲电流屏蔽作用。以64k SRAM作为验证电路进行单粒子翻转性能对比，电路的抗单粒子翻转阈值由采用标准六管单元的抗单粒子翻转阈值大于25 MeV·cm 2·mg -1 提升至大于45 MeV·cm 2·mg -1 ，加固单元面积较标准六管单元增大约21.3%。30万门级抗辐照FPGA电路通过脉冲屏蔽单元结合抗辐照SOI工艺实现，其抗辐照指标分别为：抗单粒子翻转阈值大于37.3 MeV·cm 2·mg -1 ，抗单粒子锁定阈值大于99.8 MeV·cm 2·mg -1 ，抗电离总剂量能力大于200 krad(Si)。     

一种SRAM型FPGA内嵌CPU软核的SEU效应防护设计与验证

SRAM型FPGA内嵌CPU软核开发成本低、开发过程灵活,可以替代独立的DSP或CPU器件,执行星载设备核心控制功能。但这种内嵌CPU软核容易受到空间单粒子翻转效应(SEU)的影响。SEU可能导致内嵌CPU软核的硬件或软件故障,对其在轨应用影响较大。提出一种针对SRAM型FPGA内嵌CPU软核的SEU防护方案,通过"三模冗余+动态刷新"对CPU软核的硬件结构进行防护,通过冗余自刷新模块替换对CPU软核的存储区进行防护。该方案经过了软件注错验证及粒子辐照试验验证,证明其能够有效提高SRAM型FPGA内嵌CPU软核对SEU的容错能力。     

星载BX1750A芯片抗单粒子翻转性能评估

用软件包和FOM方法分别计算了BX1750A芯片在三种太阳同步轨道以及不同宇宙环境下的单粒子翻转率。根据器件及单片机系统在轨单粒子翻转率与“零翻转”可靠度的关系，量化地评估了该芯片及所属系统应用于不同飞行任务时的抗单粒子翻转(SEU)性能。分析结果表明，BX1750A芯片抗单粒子效应的性能较高，可作为低太阳同步轨道3年或5年寿命卫星关键计算机系统的选用芯片。同时为确保系统SEU零失效，有必要采取软件和其他加固措施。     

CCD视频信号处理器件单粒子效应试验

文章利用重离子地面模拟源,采用图像分析方法,开展了CCD视频信号处理器件单粒子效应系统性试验与测试研究。首先介绍了器件单粒子效应(SEE)试验方案、试验测试系统组成;然后通过试验研究获得了器件单粒子翻转(SEU)和单粒子锁定(SEL)特征参数,评估了视频信号处理器件单粒子翻转、单粒子锁定效应对系统成像性能的影响。试验结果表明:地面试验测试系统可有效实时判断、统计该器件单粒子效应发生事件,并能直观实时观察到单粒子事件发生时遥感图像的变化;视频信号处理器件随着重离子LET值增大,其单粒子截面呈增加趋势,器件对重离子诱发的单粒子效应比较敏感;单粒子锁定对光学遥感器成像任务的危害程度高于单粒子翻转。最后给出了采取单粒子锁定防护建议。     

一种面向航天应用的高可靠FPGA设计架构研究

SRAM型FPGA广泛应用于航天领域,但在空间环境中容易发生单粒子翻转事件(SEU),影响系统正常功能。文章在分析以往SRAM型FPGA系统设计的不足后提出了一种采用三模冗余架构(TMR)并对FPGA配置区域进行刷新重载的解决方案,采用马尔可夫模型对该设计方案进行了可靠性评估和仿真。结果表明,采用该架构的FPGA设计具有较高的可靠性与安全性,可实现宇航用FPGA的长期稳定运行。     

商用FPGA器件的单粒子效应模拟实验研究

描述了商用Xilinx Virtex\|II Pro器件的重离子辐射实验,以评估器件的单粒子翻转(SEU)特性并检验测试方法的有效性。针对器件不同的功能模块设计不同的实验方案,分别测试了FPGA配置信息,内嵌PowerPC处理器和RocketIO Gbit收发器的单粒子翻转截面,并对观察到的错误进行分析与分类。实验同时表明配置信息的周期刷新和三模冗余设计是减轻单粒子效应的有效方法。
     

基于改进型(14,8)循环码的SRAM型存储器多位翻转容错技术研究

SRAM型存储器空间应用通常采取纠一检二(SEC-DED)的方法,克服空间单粒子翻转(SEU)对其产生的影响。随着SRAM型存储器工艺尺寸的减小、核心电压的降低,空间高能粒子容易引起存储器单个基本字多位翻转(SWMU),导致SEC-DED防护方法失效。在研究辐射效应引起的SRAM型存储器多位翻转模式特点的基础上,提出一种基于改进型(14,8)循环码的系统级纠正一位随机错和两位、三位突发错同时检测随机两位错(SEC-DED-TAEC)的系统级容错方法。基于该方法的存储器系统容错设计具有实现简单、实时性高的特点,已成功应用于某型号空间自寻的信息处理系统。仿真试验及实际应用表明,该方法可以有效防护SRAM型存储器件SWMU错误,有效提高了空间信息处理系统可靠性,可以为其它空间电子系统设计提供参考。     

宇航用SRAM存储器单粒子效应试验研究

用高能重离子加速器对宇航用典型静态随机(SRAM)存储器进行了单粒子效应模拟试验研究.给出了测试系统、试验样品、辐射源、试验方法及条件,以及所得单位注量重离子引起的单粒子翻转发生次数-线性能量传输值(σLET)曲线.讨论了重离子单粒子翻转率预估方法和F()M法,并用后者预估了典型GEO轨道上器件的空间单粒子翻转率.     

卫星抗辐射加固技术

分析了FY－1C卫星运行轨道空间辐射环境，介绍了整星、单机、器件抗辐射要求。卫星研制过程中，对各单抗和系统在技术设计、元器件设计、软件编制等的抗辐射加固设计要求。特别对有CPU和存储器的单粒子翻转效应（SEU）和闩锁效应（SEL）试验。仪器和系统的软件均用故障注入的方法完成了抗SEU的仿真试验。     

脉冲激光诱发65 nm体硅CMOS加固触发器链的单粒子翻转敏感度研究

针对65 nm体硅CMOS工艺触发器链,利用脉冲激光研究了敏感节点间距、加固结构和测试数据类型等因素对电路的单粒子翻转效应（SEU）敏感度的影响。研究表明：敏感节点间距增大可有效提高双互锁存（dual interlocked storage cell, DICE）结构触发器链的抗SEU性能,但当敏感节点间距较大（如＞4.0 μm）时,间距增大的器件加固效果减弱;触发器单元中NMOS管经保护漏结构加固、PMOS管经保护环结构加固后其SEU敏感度明显降低;不同数据测试模式下触发器链的SEU敏感度不同,这可能与不同模式下单元中的敏感晶体管类型不同有关。此外,脉冲激光作为一种地面模拟手段,可有效用于确定单粒子敏感器件设计的最佳间距和验证防护效果。     

国产先进工艺SoC器件空间单粒子效应试验研究

国产某型号导航SoC器件采用55 nm商用工艺生产。针对该型器件的辐射敏感性分析表明其易受单粒子效应影响,为此利用重离子加速器完成空间单粒子辐照的地面模拟试验,考查器件的单粒子效应,为其空间应用提供数据支撑。结果表明：器件抗单粒子锁定的LET阈值大于81.4 MeV·cm²/mg,满足空间应用指标要求;但器件对单粒子翻转和单粒子功能中断较为敏感。利用ForeCAST软件计算得到GEO、Adams 90%最坏环境模型,3 mm(Al)屏蔽条件下器件的DFT模式单粒子翻转率为6.80×10^-8 d^-1·bit^-1,SRAM模式单粒子翻转率为5.61×10^-11 d^-1·bit^-1,单粒子功能中断率为5.24×10^-5 d^-1,在轨应用时需要采取相应的防护措施。