一种基于FPGA的NAND FLASH控制器的校验方法

主要介绍一种大容量飞行参数存储控制器的校验方法。飞行参数存储器在产品调试和排除故障阶段发挥着至关重要的作用,因此,飞行参数数据的准确性成为基于FPGA为处理核心的控制器需要解决的关键问题。经过多年的发展,校验方式也出现了适应不同通信协议的各种形式。ECC(Error Checking and Correcting)校验对于大容量数据校验有着巨大优势,介绍使用汉明码编码实现的ECC校验。这种校验方式可以发现并且纠正一个数据位的错误。     

基于SoPC的大容量存储控制器的设计与实现

电子技术的飞速发展要求嵌入式存储设备具有更低的功耗、更小的体积以及更大的存储容量,同时,以FPGA作为物理载体进行芯片设计的可编程片上系统(SoPC)技术将处理器、内存控制器、I/O接口控制器等系统设计需要的功能模块集成到一个芯片上实现,具有集成度高、功耗小、可靠性高等优点。在对SoPC系统以及大容量存储控制器进行研究的基础上,较为详细地介绍了一个基于SoPC系统的大容量存储控制器的设计与实现,阐述了流水线技术以ECC纠错技术的具体实现方案,并对方案的可行性进行了分析,设计功能得到了仿真验证。     

HDLC协议的FPGA实现方法

基于机载嵌入式环境的高可靠性需要,提出了一种在FPGA中实现HDLC协议的方法,详细说明了HDLC协议发送和接收的实现过程,并进行了仿真验证。与专用ASIC芯片比较,方法具有可靠性高、实现简单以及灵活性好的优点,实践表明具有良好的应用前景。     

基于FPGA的FQPSK调制的设计与实现

FQPSK是一种具有高频谱效率和高功率效率的调制方式。本文主要研究了FQPSK的调制解调原理,并在软件无线电架构的思想上,使用Verilog HDL语言进行了各个模块的设计,提出一种基于FPGA的FQPSK调制解调实现方案,给出实现的模块框图、硬件仿真结果与测试波形,其结论与计算机仿真结果相符,同时也验证了FQPSK的频谱优越性。这种FPGA实现方案具有高度集成、配置灵活等特点。     

基于FPGA的数字Costas环的设计与实现

通过对数字Costas环路原理的分析,提出了新的环路鉴相方式,且环路参数可根据锁定情况及时修改,确保锁相环路稳定工作。详细阐述了环路各部件的参数及电路设计。ChipScopePro实时观测FPGA内部信号和Matlab仿真结果表明．该Costas环路具有十分优良的性能。     

基于FPGA的视频转换模块设计与实现

主要阐述了基于FPGA的视频转换模块（VCM）的设计与实现,重点描述了VCM模块的系统结构设计、基本硬件设计及功能实现。VCM模块主要完成显示信息的选择、叠加、图像缩放等功能,显示信息通过输出接口分别输出到显示器上。     

基于FPGA的RS232/422多通道接口设计与实现

针对传统的RS232/422总线接口采用的总线板卡集成度低,成本高的劣势,设计并实现了基于FPGA的多通道RS232/422总线接口电路,有效提高了系统的集成度,降低了系统的成本,并成功运用在航空信号仿真平台中。     

基于FPGA的卫星遥测遥控通道设计与实现

为解决卫星电子系统小型化的问题,本研究介绍了一种应用于卫星遥测遥控通道的FPGA设计和实现.与传统设计采用LSI、MSI电路比较,新的设计借助FPGA的大容量、低功耗、高速度等特性,使用了多冗余、纠检错等方法,实现了适应性更强、可灵活配置的更健壮的遥测遥控子系统,并得到试验验证.说明通过电子集成技术应用,系统的性能大为提高,特别在体积、重量、功耗、可靠性、空间适应性等方面有显著的优势.研究表明了FPGA应用于星载计算机,具有现实意义.     

基于FPGA的北斗B1频点接收机 基带信号处理器设计

针对北斗二代B1频点信号比特翻转频繁的问题,设计并实现了基于FPGA的北斗B1频点导航接收机基带处理器.该处理器在信号捕获过程中设计了频率精细搜索的精捕获算法,避免了假捕获并且提高了捕获频率的精度;在载波跟踪环路中设计2阶锁频环辅助3阶锁相环的方案,以提高环路跟踪的动态性能.其中,锁频环和锁相环均设计了对比特翻转敏感的鉴别器,保证环路跟踪的准确性.试验结果表明,该基带处理器设计具有较高精度的捕获频率和良好的高动态跟踪能力.     

基于FPGA的惯性平台数字稳定回路设计实现

为了适应平台系统一体化、小型化设计要求,本文提出了以FPGA为核心的数字化平台稳定回路实现方案.在该方案中,对稳定回路的主要组成部分如滤波器、校正网络、PWM模块进行了数字化设计,并给出了相应的FPGA实现方案.FPGA将数字电路的设计软件化,同时具备硬件电路的高可靠性和软件算法的灵活性.实验结果表明,该电路可以达到较...     

基于FPGA的机载图形加速子系统设计与实现

本文设计了一种用于飞机座舱的图形显示加速子系统,该子系统支持字符和2D图形的生成显示,并具有反走样处理功能.为了避免直接读写外部DDR2存储器导致的DDR2操作瓶颈,提出增加缓存模块存储中间计算结果的方法,将计算逻辑和输出逻辑分开,对比较耗时的输出操作进行优化和集中处理以形成流水线操作,以达到实时显示的目的.实际应用结...     

基于DSP和FPGA的视频编码器协同设计与算法优化实现

采用DSP和FPGA协同技术设计实现了一个高性能的MPEG-4视频编码器。FPGA模块完成视频采集、YUV分离、数据I/O等功能,而使用DSP专一进行视频压缩编码。针对DSP片内资源特点设计了片内存储器数据分配方案,并根据该方案优化了MPEG-4视频压缩的数据流模式。提出了基于宏块空间复杂度的宏块类型判断算法,有效地降低了视频压缩算法的计算复杂度。测试结果表明,采用MPEG-4视频标准该视频编码器每秒能够压缩39.2帧CIF图像。     

高速RS译码器的FPGA实现

详细描述了RS译码器的结构及设计;并采用FPGA技术实现了高速RS译码器。测试表明,其最高传输速率可达100MB／s。该译码器可满足高码率传输需求的场合。     

基于FPGA的多通道数字信号下变频器设计

研究了无线通信接收机中。经A／D转换后到基带处理前的中频信号的下变频处理。提出了用FPGA实现多通道数字信号下变频的新设想。通过分析CIC滤波器、HB滤波器和多相滤波器的特点和性能，将它们与抽取器相结合．对MD转换后的数据进行抽取，降低了信号采样率，减轻了后续DSP处理基带信号的压力。结合一个具体的多信道信号．通过软件仿真和在FPGA器件的实现，证明了该方案的正确性。此设计方案集CIC滤波器、HB滤波器和多相滤波器的优点于一身。使设计出的数字信号下变频器能够处理更高频率的信号。     

基于FPGA的捷联惯组数据采集系统设计与实现

惯性器件性能的好坏直接决定了武器系统的性能,惯性器件的测试工作需要专门的脉冲采集系统来实现,本文介绍了一种基于FPGA的新型惯组脉冲采集系统,通过选用XC3S1000-4FGG676I芯片轻松实现了多路脉冲信号、交直流电压量以及温度传感器信号采集,抗干扰措施的采用有效地保证了该系统的稳定性和可靠性,经过大量的试验考核目前已经正式运用于捷联惯组的单元测试过程中。