DS-CDMA时域抗窄带干扰接收机性能分析

从误码率和PN码捕获两个方面,分析采用时域预白化滤波器和双边插值滤波器的DS-CDMA抗窄带干扰接收机性能,结果表明,抗干扰滤波器可显著改善接收机误码率的性能,但同时使得PN码相关输出产生较大的相关旁瓣,对PN码捕获性能产生严重影响。     

频偏条件下基于DMF伪码捕获性能分析

基于数字匹配滤波器（DMF）的PN码捕获电路具有较快的捕获速度,但其输出主相关峰值对频偏较为敏感,在频偏条件下,通过推导PN码同步时的检测概率和虚警概率,进而计算出平均捕获时间,并且作出了仿真和分析,为改善频偏条件下捕获性能提供了解决思路和理论依据。     

某无人直升机扩频通信系统捕获方案设计

讨论一种用于某无人机直序扩频通信测控系统的PN码捕获方案。根据该系统的技术指标要求,针对无人机信道的特殊性,采用匹配滤波器进行PN码的相关处理,并运用检测后积分和二次驻留的方法提高检测概率降低虚警概率。在进行详细理论分析的基础上,运用Cadence公司的SPW系统仿真软件,将该系统在高斯白噪信道和无人机信道下进行对比性系统仿真,仿真结果以及FPGA实测结果均表明,上述两种方法有效地提高了系统性能。     

高动态DS/FH混合扩频系统实现长伪码快速捕获的一种方法

针对长伪码与快速捕获的矛盾 ,设计了一种基于 FPGA技术的数字匹配滤波器 ,用于在高动态、低信噪比的 DS/ FH混合扩频系统中实现快速捕获。考虑多普勒频移的影响采用频率和码相位二维搜索。对将进入数字匹配滤波器的数据进行了降速处理 ,大大节省了硬件资源。仿真结果证明 ,采用数字匹配滤波器可在高动态环境下实现长伪码的快速捕获     

高动态下基于DMF的伪码捕获频差估计研究

基于数字匹配滤波器（DMF）的PN码捕获电路具有较快的捕获速度,但其输出主相关峰值对频差较为敏感。为了消除频差对捕获性能的影响,文章提出了一种基于FFT的频差估计算法。首先构造一个载波频差的希尔波特复矢量,然后对其进行快速傅里叶变换。该算法能够精确检测出载波频偏的绝对值大小和方向,可以有效地改善大频差下的伪码捕获性能。     

扩频信号快捕算法硬件设计与实现

为提高扩频信号捕获门限及伪码相位捕获准确度 ,在多通道并行捕获技术的基础上介绍块匹配算法和单点多次平滑算法两种相关峰检测方法 ,并在以 FPGA和 DSP为核心的单板系统上实现。其中单点多次平滑算法已应用于工程实际中的软件数据处理算法。实践表明 ,该方法有效地提高了检测门限 2 d B。在 FPGA数字电路设计实现中 ,提出了多个并行捕获通道共用一个载波 NCO,一个伪码 NCO及伪码产生器的方法 ,大大节省了硬件资源 ,在规模为 1.6万门的 FPGA芯片内共设计码并行快捕通道 12 8个。     

一种数字接收机中DLL的设计

延迟锁定环(DLL)是扩频接收机中实现PN码捕获和跟踪的一个重要部分,文中讨论延迟锁定环的数字化实现。介绍延迟锁定环的经典结构、数控振荡器、伪码发生器、鉴别器、环路滤波器四个模块的工作原理以及在可编程器件中的设计和环路滤波器的参数设计,最后给出实验结果。     

低信噪比高动态条件下P码直接捕获技术研究

为了解决低信噪比高动态环境P码直捕问题,提出了将非相干累加与基于匹配滤波的部分相关值作FFT相结合的P码直捕系统.首先给出了捕获系统的实现方案,介绍了其工作原理,此后,以导航终端的具体应用环境为前提,推导了捕获系统检测概率与平均捕获时间的表达式,比较了应用非相干累加技术前后捕获系统的性能,研究表明此P码直捕系统能适应于低信噪比高动态环境.     

基于互相关函数重构的BOC信号无模糊捕获算法的FPGA设计与实现

BOC信号自相关函数的多峰特性是造成捕获模糊性的直接原因,基于互相关函数重构的BOC信号无模糊捕获算法能够消除BOC信号的捕获模糊性,提高伪码相位的测量精度。对算法进行FPGA设计与实现,并通过Matlab、Modelsim和SignalTap-II进行验证。测试结果表明,算法能够成功捕获到BOC信号,并且SignalTap-II中采集到的多普勒频率及码相位捕获结果与Matlab中计算结果一致,在验证算法可行性的同时证明了FPGA设计的正确性。基于互相关函数重构的BOC信号无模糊捕获算法易于工程实现,具有较高的工程实用价值。     

基于正交循环码的M-ary扩频解扩新算法及FPGA实现

针对基于正交循环码M-ary扩频解扩算法消耗硬件资源较多的问题,提出一种以折叠匹配滤波器为基础的算法及FPGA实现方案。选择合适的计算时钟,算法使用6个加法器和4个乘法器即可实现非相干解扩,比传统相关解扩算法节省资源,两者消耗资源之比随进制数M的增加而降低。实验结果证明了算法的正确性和有效性。