基于方向自适应菱形搜索的运动估计算法

基于对运动矢量分布特性的研究,提出了一种基于方向自适应菱形搜索的运动估计算法.该算法对搜索起始点进行预测;设置"双阈值",针对匹配块提前中止搜索;并根据运动特征,自适应地选择小菱形模板和4种新型的方向自适应菱形模板,具有强烈的搜索方向性.实验结果证明,该算法不仅大幅度地减少了平均搜索点数,而且在一定程度上提高了重建图像的信噪比,其搜索速度和精度均优于传统的快速运动估计算法.      

基于偏振约束的立体视频快速运动估计算法

分析了平行双目立体摄像系统的偏振约束特性,提出了一种基于偏振约束的立体视频快速运动估计算法.左通道和右通道分别作为基本层和增强层,对右通道结合视差估计和运动估计得到最优的运动矢量预测值初值,采用不同的运动搜索方法,确定右通道最终运动矢量.若最优的运动矢量预测值是由视差估计得到的左通道运动矢量,则根据偏振约束,左右通道图像对应编码块的运动矢量在垂直方向上的分量相等,因而右通道只在水平方向上进行小范围的运动估计搜索,从而大大降低了右通道运动估计的计算复杂度.实验结果表明,在相同条件下,采用该算法编码一帧图像的运动估计平均时间分别只有采用全搜索块匹配算法、钻石搜索法和三步搜索法的0.27,0.58和0.67倍,编码速度得到显著提高.     

基于DSP和FPGA技术的细胞图像采集系统设计

细胞学研究领域中需要对大量细胞的生长情况进行长期的在线跟踪、记录和分析,针对细胞图像采集和处理中的数据量大、采样频率高、运算复杂等问题,设计了一种新颖的细胞图像采集系统,讨论了DSP(Digital Signal Processor)处理系统和FPGA(Field Programmable Gate Arrays)逻辑控制系统设计中的关键技术问题,以及JPEG图像压缩算法的实现问题.系统主要由视频解码芯片、FPGA以及DSP等组成,具有功能集成、结构简单、编程灵活的特点,能够实现对大量细胞进行长期观测记录的图像采集,以及后期图像数据处理的功能.      

CABAC算术编码器硬件优化实现

为了解决上下文自适应二进制算术编码器(CABAC,Context-based Adaptive Binary Arithmetic Coder)硬件实现吞吐率难以提高的问题,提出了基于数据流动态特性的电路优化方法.通过建立算法的数据流模型,提取出限制硬件实现性能的数据流反馈环路.针对上下文环路,采用3条迭代周期不同的子环路更新具有不同依赖周期的上下文变量,提高了时钟频率和吞吐率;对于字节打包环路,通过提取一类可简化电路结构的数据元素,并为之构建快速旁路,增加了环路的处理速度.基于上述方法并辅以基本的电路优化手段,设计实现在现场可编程门阵列(FPGA,Field-Programmable Gate Array)平台上频率可达309MHz,并且每个时钟周期处理一个编码符号.     

基于自适应搜索的快速运动估计算法

在MPEG和H.263的运动估计中,全搜索(FS)效果虽好但时间开销巨大,以三步搜索法为代表的一些快速算法不仅在搜索精度方面与FS相比有较大的差距,而且搜索时间仍不能满足实际的需要.提出的基于自适应搜索的快速运动估计算法(ASA)充分利用了视频序列运动矢量在空间分布上的中心偏置特性和相邻块运动的相关性,在大幅度提高搜索效率的情况下,得到了与全搜索非常接近的搜索效果.与现有算法相比,该算法具有高效、鲁棒性强的特点.      

一种基于FPGA的超高速32k点FFT处理器

采用FPGA(Field Programmable Gate Arrays)实现了一个超高速的32k点的流水线FFT(Fast Fourier Transform)处理器.FPGA的工作频率为125MHz,可以处理连续的1Gs/s(1 Giga-samples per second)的复数数据.该FFT处理器主要基于二维分解算法,采用MDF(Multi-path Delay Feedback)流水线结构,并结合MDC(Multi-path Delay Commutator)及SDF(Single-path Delay Feedback)结构的特点.处理器的内存资源消耗相对MDC结构有所减少,而运算速度相对SDF结构有所提高.建立了处理器的算法和设计模型,并根据模型对处理器的3个组成模块进行了优化以减小资源消耗.利用VHDL语言在Xilinx ISE工具上进行了设计,FPGA的布局布线结果验证了设计的可行性.     

基于FPGA的低复杂度快速SIFT特征提取

尺度不变特征变换（SIFT）算法具有优良的鲁棒性,在计算机视觉领域得到广泛应用。针对SIFT算法高计算复杂度而导致其在CPU上运行实时性低的问题,基于现场可编程门阵列（FPGA）设计了一种低复杂度的快速SIFT硬件架构,主要对算法的特征描述符提取部分进行优化。通过降低梯度信息（包括梯度幅值和梯度方向）的位宽、优化高斯权重系数的产生、简化三线性插值系数的计算和简化梯度幅值直方图索引的求解等方法,避免了指数、三角函数和乘法等复杂计算,降低了硬件设计复杂度和硬件资源消耗。实验结果显示,提出的低复杂度快速SIFT硬件架构,与软件相比,可以获得约200倍的加速;与相关研究相比,速度提高了3倍,特征描述符稳定性提高了18%以上。      

基于FPGA的高效机载视频采集及预处理方法

为提高机载视频编码系统的数据采集及预处理性能,以现场可编程门阵列(FPGA)为硬件平台,研究了多模式机载视频采集、颜色空间转换和视频数据传输的高效处理方法.针对机载应用需要实时采集不同模式视频的特点,设计了一种可靠的视频采集策略,通过引入错误自检机制,可以实时监测视频采集的正确性,避免视频数据的错误积累;针对机载视频颜色空间转换预处理中浮点乘法浪费计算资源和增加系统功耗的问题,设计了一种基于高低位分离的截断式查找表乘法器,减少了存储空间和计算位宽,结合流水线处理技术实现了一种高效视频颜色空间转换方法,在保证计算精度和性能的同时,处理功耗最大降低了27%;针对FPGA处理器与系统核心编码处理器(DSP)之间存在大量视频数据的频繁传输特点,结合SRIO(Serial Rapid I/O)链路的传输方式,设计了一种以FPGA为控制核心的数据交互机制,减轻了DSP的处理负担使其专注于视频编码运算,提高系统性能.      

面向进化容错的FPGA故障模型研究

不同的容错方法需采用不同的故障模型。文章分析了进化容错方法的特点,提出需要研究与之相适应的FPGA故障模型。首先从故障模型定义出发提出故障模型划分的思想,从不同的角度研究FPGA故障模型;然后根据基于SRAM的FPGA的结构特点,从功能角度和配置角度提出两种FPGA故障模型划分,分析了两种故障模型划分方法所适用的容错方法。从配置角度划分FPGA故障模型有利于简化进化容错方法中的故障检测环节。故障检测实验的结果说明这种划分方法是有效的。     

基于FPGA的时间数字转换技术综述

基于FPGA的时间数字转换(FPGA-Based Time to Digital Converters, FPGA-TDC)具有较短的开发周期和更灵活的开发方式,随着针对TDC的研究工作越来越多,应用于不同场景的各种FPGA-TDC架构也相应出现,但是对于这些架构的分类和命名,并没有一个统一的标准。采用一种以分辨率来源为分类依据的方法,对近几年国内外研究机构关于FPGA-TDC的成果进行了分类,综述了该领域的技术方法,总结了各类架构的优缺点,并且对FPGA-TDC未来的发展做出了展望。     

FPGA在超周期延时电路中的应用

一般电路的暂态输出时间相对不是很长 ,而且电路的输入触发信号时间应小于输出时间的长度 ,这种电路设计思想有时满足不了某些场合的实际工程需要。为此 ,本文结合工程实际需要给出了利用FPGA设计超周期延时功能模块 ,该模块能准确的进行时序控制 ,可以不修改硬件满足时序要求。     

基于协议变换的图像采集系统设计

介绍了一个基于高速协议变换的实时图像采集系统,该系统实现了从IEEE1394协议到千兆以太网协议的实时变换,将基于IEEE 1394协议的数字相机发出的图像数据转发到以太网上.系统设计使用了SOPC(System On a Programmable Chip)技术,通过Avalon总线将Nios Ⅱ处理器,千兆网MAC核和自定义的1394芯片接口逻辑等IP组件连接在一起形成主要的硬件电路,结合系统软件设计实现了对高速图像数据的实时转发.系统达到了较好的性能,同时具有集成度高,结构简单和扩展性好的特点,展示了利用SOPC技术解决此类问题的优势.     

多码率RS码部分并行译码结构设计

为了满足在一个通信系统中使用多码率RS(Reed-Solomon)码的需求,提出了一种多码率部分并行结构的RS码译码器.按照功能,该译码器可分为伴随式计算模块,关键方程求解模块以及错误位置和错误值求解模块3个主要组成部分.针对符合CCSDS标准的2种RS码的特点,将运算系数相同的伴随式计算子单元进行复用;在关键方程的求解运算中使用一种新颖的部分并行结构,使得复用部分和非复用部分的运算周期相同,以减少运算等待时间,提高译码效率;在错误位置和错误值求解中采用查表方式完成Forney算法的系数相乘,并复用求逆查表运算和系数相同的钱氏搜索计算子单元,以减少资源的消耗.通过码率选择信号,可以选择RS(255,223)和RS(255,239)2种译码模式.通过Altera公司的FPGA(Field Pro-grammable Gate Array)对该多码率译码器进行了硬件实现,结果显示此译码器仅消耗2981个逻辑单元和9472 bit的存储器资源,大大低于2种单一码率译码器消耗资源的总和.     

一种高动态直扩接收机快速码捕获方法

对于工作在高动态环境下的扩频接收机,在基于数字匹配滤波器的基础上,提出了一种高折叠倍数匹配滤波器和FFT相结合的捕获方法,将传统的基于信号载波频率和码相位的二维搜索过程变为基于码相位的一维搜索过程.给出了32折叠匹配滤波器在FPGA中的实现框架,通过对折叠倍数和占用系统资源的关系的仿真,可以看出,折叠倍数越大,占用系统资源越少.当输入信号的信噪比在-20 dB时,比传统采用二维搜索捕获方法的捕获速度有很大的提高.由于该方法具有捕获速度快和占用系统资源少的特点,经实际验证适用于高动态环境下的快速码捕获.      

一种面向矢量视频处理器的并行存储结构

视频编解码算法不仅复杂度非常高,对数据存储需要密集的矢量化访问.针对这一问题提出了一种线性斜移结构的二维存储方案,支持任意行或任意列的单指令存取,与SIMD(Simple Instruction Multiple Data)结构的矢量处理器相结合,能够成倍的加速视频计算的执行效率.给出了该方案的地址计算逻辑和存储结构,精简的地址计算逻辑和数据重排逻辑构成了视频处理器的矢量地址产生单元,解决了数据重排的高延迟和高复杂度问题.结合H.264视频编码标准对这一结构的性能进行了分析和对比,对该编码标准中的运动估计,分像素插值和去块效应滤波这3个计算复杂度最高的模块在该结构下的执行效率进行了分析和对比.      

H.264中多参考帧快速运动估计算法

针对H.264的运动估计计算量太大的问题,通过研究并验证视频多帧参考时的运动连续性,提出了一种基于有效区域的快速运动估计算法(VRF,Valid-Region-based Fast Motion Estimation). 该算法在第一个参考帧中用三步搜索(3SS,3-Step Search)快速估计整像素精度运动矢量, 并以此定义一个有效区域, 参考其它帧时, 在该有效区域内作改进的3SS估计; 然后选择最佳参考帧; 最后在所选择的最佳参考帧的有效区域内作全搜索和相应的分数像素精度估计. 实验证明, 和H.264全搜索相比, 本算法的运动估计搜索点数降低了82%以上, 而恢复质量(用峰值信噪比(PSNR,Peak Signal to Noise Ratio)表征)平均只下降0.24 dB,且码速率只增加8.81%; 和另一个经典的帧选择快速算法相比, 本算法的搜索点数降低了39%,且码速率平均下降了5.17%, 而恢复质量只下降0.08 dB.      

基于未加权区域采样的直线反走样算法

直线作为组成图形的基本元素,其生成方法一直是计算机图形学研究的基础内容之一.针对非垂直且非水平直线在光栅图形显示器存在的走样现象,结合经典的Bresenham算法和未加权区域采样思想,提出一种新的反走样直线生成算法.相比于传统的未加权区域采样以及Wu算法,该算法主要利用整数加减运算完成直线的反走样,计算简单,利于FPGA(Field Programmable Gate Array)硬件实现.仿真结果表明:新算法的仿真速度约为传统未加权区域采样的3倍,与Wu算法仿真速度相当;利用Wu算法生成的直线平滑性较好,但是沿着直线方向的某些相邻像素灰度值相差较大,而新算法生成的直线不但平滑效果好,而且沿直线方向相邻像素灰度值相差不大,因此,相比于Wu算法,新算法反走样效果更佳.