SpaceWire软核的设计与验证

介绍了SpaeeWire节点软核在现场可编程门阵列(Field Programmable Gate Array.FPGA)设计与实现中的难点及时钟域划分和模块划分,并针对Virtex-5系列FPGA的特点给出了相应的实现方式.文章设计的SpaceWire 软核在Virtex-5系列FPGA数传电路板上实现了与Space...     

SRAM型FPGA的单粒子效应及TMR设计加固

宇宙空间中存在多种高能粒子,其辐射效应会严重威胁航天器中现场可编程门阵列（FieldProgrammable Gate Array,FPGA）器件工作的可靠性。文章研究了静态随机存储器型（Static Random AccessMemory,SRAM）FPGA中的单粒子翻转效应。理论计算表明,采用三模冗余（Triple Module Redundancy,TMR）设计方法可以有效缓解FPGA中的单粒子翻转问题。针对传统TMR设计方法的不足,提出了一种改进的TMR设计架构,并将该架构应用于某星载关键控制电路的设计中。文中的研究成果对SRAM型FPGA的空间应用有一定参考作用。     

基于SRAM的FPGA片上容错技术

针对基于SRAM的FPGA的结构特点,对三模冗余进行了改进,提高了可靠性。提出了一种有多个重构模块可以容忍多个故障的局部重构方法,阐述了其实现方法,并做了性能分析,运用此方法设计了自主研发项目中的遥测、遥控电路,并在美国Xilinx公司的Virtex系列FP-GA上演示了其实施过程。     

高速DQPSK解调器的算法及实现

介绍了一种高速四相差分相移键控(DQPSK)解调器的算法。该方法基于锁相环原理，并采用了现场可编程逻辑门阵列(FPGA)芯片进行载波恢复、差分解码、时钟恢复和判锁等，其设计与实现不仅方便，而且可靠性高。     

空间环境下COTS计算机的抗SEU容错体系结构设计

针对空间辐射环境下的单粒子翻转效应,结合COTS器件的特点,介绍了一种空间环境下COTS计算机的嵌入式解决方案,并结合应用的要求给出了抗SEU容错体系结构的设计方案—基于COTS器件的多级容错结构。文章分别从芯片级、模块级和系统级3个容错粒度展现了空间计算机容错体系结构的设计思路,最后还利用了混联模型分析并计算了系统的可靠度指标。     

基于FPGA的高性能回收控制器的设计与实现

针对中国新一代载人飞船对回收着陆系统的高可靠、高实时、不可逆、一次成功等要求,为了使回收分系统控制单元在复杂控制模式下高精确完成弹减速伞、弹主伞、抛防热大底、着陆缓冲控制等相关的动作,设计了以现场可编程门阵列（Field Programmable Gate Array,FPGA）为核心处理器装置的控制单元,实现了对航天器的现有减速与缓冲装置的可靠、精确地控制。该控制器采用三模冗余（Three Mode Redundancy,TMR）控制策略,程序上采取了复杂状态机等并行执行的控制逻辑,系统上采取了3个分时启动电路,输出上采取了具有自反馈校正的同步校验信号系统。在满足产品上电浪涌电流的同时,以三取二方式有效的输出规定脉宽时序的指令信号,满足了后一级执行机构的动作需求。实物产品飞行试验验证结果显示,回收控制器启动特性、指令时间、响应性能均满足航天器现有减速与缓冲装置要求,可为同类型其他设计提供一定的借鉴和参考。     

空间高速总线SpaceWire节点的设计与实现

根据SpaceWire总线的组成结构以及采用的数据-滤波编解码技术,针对SpaceWire节点需要与主机设备、SpaceWire接口设备进行异步交互的特点,文章给出了一种SpaceWire节点的高效实现方案。首先,该方案在硬件设计中采用了SpaceWire节点的多时钟域设计,使得节点整体性能得以显著提升;第二,采用双倍数据速率寄存器设计来降低SpaceWire节点发送端设计难度,解决了高速数据发送问题;第三,采用手动布局接收端的底层器件来满足时序要求,解决了高速数据接收问题;第四,计算出接收端RX FIFO的理论读出时钟频率指导硬件程序设计。在此基础上,采用SpaceWire节点的点对点数据传输实验对文章设计验证,结果表明文章给出的方案可以工作在240MHz时钟频率下,满足空间高速数据传输中高可靠性、低误码率和低复杂度的要求。     

一种现场可编程门阵列门延时精确调整时序的方法

通过FPGA(现场可编程门阵列)时序模型分析得出FPGA门延时的方案,综合利用FPGA各种布局布线EDA工具,摸索出一套人工干预FPGA布局布线的方法,使FPGA门延时能够有效地用于时序调整,调整精度可达到纳秒级。该方法具有不增加任何额外器件,成本低、高效方便的特点。     

FPGA实现高速全并行DFT／IDFT处理器的设计

文章介绍了采用Xilinx公司的Virtex4系列FPGA设计高速接收机中的DFWIDFT处理器的实现方法及技巧。充分利用Virtex4芯片的硬件资源,减少复杂逻辑,采用流水方式对复数数据实现了数字下变频、加窗、DFT、滤波、IDFT等运算。整个设计采用流水与并行方式,尽量避免瓶颈的出现,提高系统时钟频率,达到高速处理,满足高速解调的要求。     

SpaceWire与SpaceFibre高速总线发展与研究

介绍SpaceWire总线和SpaceFibre网络的基本情况及其构成。分析了两者用于航天器时的优点。综述了两者在国内外发展和基础研究状况,给出了研究与应用中的高可靠SpaceWire-D信息组网和高速SpaceFibre网络传输等关键技术。     

基于HLS的红外遥感图像连通域快速提取方法

连通域提取是红外遥感图像目标检测算法中的重要组成部分,包含在粗检算法中,能够筛去多数虚警,提升粗检效果,减少检测算法的运算量,降低系统功耗.现有的一些连通域提取算法基于CPU处理方式设计,不适合部署在现场可编程逻辑门阵列(FPGA)硬件端.本文采用高层次综合(HLS)的开发模式,设计了适合FPGA加速的连通域提取方法,...     

航天器大型网状天线透光性遮挡的精确计算方法

针对航天器太阳电池阵的设计和仿真中需要考虑大型网状天线造成的透光性遮挡的问题,提出一种精确计算透光性遮挡的方法。该方法以最小重复单元对金属网布进行三维建模,求取不同光照下金属网布透光率并存为表格;计算含金属网布构件造成的透光性遮挡图形时,用三角面片对构件进行三维建模,先计算出三角面片与入射光线的位置关系,查表得到该三角面片的透光率后将其投影区域的光照强度相应减少。径向肋天线算例表明,该方法快速准确,能正确生成透光性遮挡图形,为太阳电池阵仿真分析奠定了基础。