基于多处理机平台并行扩维DFT算法的实现研究

提出某些正交变换具有扩维并行性 ,并由此归纳出扩维并行 DFT算法。在对该算法的性能进行理论分析的基础上 ,提出一种基于多处理机平台 TMS32 0 C80进行并行扩维 DFT算法的方法并给出了实验结果。理论分析和实验结果表明 ,文中所提出的并行扩维 DFT算法具有实际意义 ,适合在以 DSP为处理单元的多处理机平台上实现。     

基于扩维并行性实现的并行正交变换算法

为提高正交算法的运算速度,提出了一种将N点的一维正交变换分解成N0×N1点的二维正交变换(N=N0N1)和运算量较少的附加运算的并行扩维正交变换算法.在定义正交变换算法扩维并行性的基础上,讨论了离散傅里叶变换(DFT)、Hadamard变换和Hartley变换等算法的实现及性能.在TMS320C80多处理机平台上不同算法实现的试验结果表明:算法可有效减少数据的相关性、降低编程的复杂性,消除了处理单元片内内存容量的限制,适于以数字信号处理器(DSP)为处理单元的多处理机平台的并行实现.     

基于TMS320C80的FWT并行实现研究

揭示了快速小波变换（FWT）算法内在固有的并行性，并基于多处理机平台TMS320C80进行了两种不同问题规模的FWT算法并行实现的研究，结果表明：理论的分析和实验结果是一致的，并且算法的速度和精度都得到了保证。     

矩阵乘法和高斯-约当消元法并行实现的研究

研究了矩阵乘法和高斯-约当消元法固有的并行性。基于多处理机平台TMS320C80（C80），提出并行矩阵乘法和并行高斯-约当消元法，结果表明，理论分析与实验结果是一致的，该方法适合在以数字信号处理器（DSP）为处理单元的硬件平台上实现。     

椭圆曲线密码体制研究与并行实现

本文在研究椭圆曲线密码体制理论及快速算法的基础上，给出了基于一类椭圆曲线的椭圆曲线密码体制，并讨论了该体制在由PC机和两片TMS320C25组成的主从式多微处理器系统并行实现的有关问题。     

异步并行的分布式协同进化MDO算法研究

为满足分布式计算机网络环境下多学科并行设计优化协调的要求，研究了分布工协同进化MDO算法的网络异步并行实现，给出了异步并行的分布式同进化MDO算法。对导弹设计的计算实例，与单机上顺序执行的分布式协同进行MDO算法相比，异步并行的分布式协同进化MDO算法可有效缩短运行时间，而二者的收敛性能相当。算法基于CORBA/C 实现，灵活性、容错性好，便于在飞行器一体化设计环境中应用。     

基于DFT快速算法对扩频码捕获过程的优化

针对基于FFT的频域捕获方法采样点数必须为2的整数次幂的局限性,应用Colley-Tukey和Good-Thoma算法对DFT求解过程进行分解,并引入Winograd DFT算法将短点数DFT优化从而得到一种改进算法。利用改进算法对GPS的L5频段上扩频码捕获进行了仿真分析。与FFT算法相比,改进算法在保证精度和灵敏度的同时,降低了计算量,提高了信号捕获速度。     

基于FPGA的M位并行分布式算法的FIR滤波器设计

介绍基于查找表结构的分布式算法的基本原理,提出M位并行分布式算法的实现方法。以2位并行分布式算法结构的FIR滤波器设计为例,在Altera Cyclone系列芯片上实现32阶12位FIR滤波器,并对其性能和资源占用进行分析。     

基于单DSP实现扩维并行离散Hadamard变换算法

提出了一种在单数字信号处理器(DSP)平台上实现的扩维并行快速离散Hadamard变换(FHT)算法。在证明离散Hadamard变换具有扩维并行性的基础上,将N点的一维离散Hadamard变换(DHT)分解成N0×N1点的二维DHT(N=N0×N1),通过减少数据相关性消除了在单DSP中高效求解FHT的问题规模受片内内存容量限制,降低了编程的复杂性。在TMS320C80单处理单元中实现了该算法。结果表明,理论分析与试验结果吻合,算法有效。     

基于TMS320C80的BP算法并行实现的研究

结合 TMS32 0 C80的编程结构 ,利用神经网络的权并行性和神经元并行性 ,提出了BP算法的并行实现方法 ,并解决了存储器访问冲突、数据双缓冲传输、PP细粒度并行和死锁等问题。结果表明 ,该并行 BP算法十分有效。     

图象处理并行算法分析及其实现

本文分析了图象处理中潜在的各种并行算法,给出了它们相应实现的并行结构,并阐述了评价这些算法的性能标准。这些研究对于并行图象处理机的发展是有益的。     

FPGA实现高速全并行DFT／IDFT处理器的设计

文章介绍了采用Xilinx公司的Virtex4系列FPGA设计高速接收机中的DFWIDFT处理器的实现方法及技巧。充分利用Virtex4芯片的硬件资源,减少复杂逻辑,采用流水方式对复数数据实现了数字下变频、加窗、DFT、滤波、IDFT等运算。整个设计采用流水与并行方式,尽量避免瓶颈的出现,提高系统时钟频率,达到高速处理,满足高速解调的要求。     

扩频信号快捕算法硬件设计与实现

为提高扩频信号捕获门限及伪码相位捕获准确度 ,在多通道并行捕获技术的基础上介绍块匹配算法和单点多次平滑算法两种相关峰检测方法 ,并在以 FPGA和 DSP为核心的单板系统上实现。其中单点多次平滑算法已应用于工程实际中的软件数据处理算法。实践表明 ,该方法有效地提高了检测门限 2 d B。在 FPGA数字电路设计实现中 ,提出了多个并行捕获通道共用一个载波 NCO,一个伪码 NCO及伪码产生器的方法 ,大大节省了硬件资源 ,在规模为 1.6万门的 FPGA芯片内共设计码并行快捕通道 12 8个。     

级联滤波器并行频域实现的研究

文章介绍了一种用于两个或多个级联滤波器并行频域实现的有效的计算方法,特别是当滤波器阶数很大时,该算法只需计算一个DFT和IDFT,DFT／IDFT的点数远远小于滤波器的阶数;并且滤波器既可以是时不变的,也可以是时变的。     

高速数传QAM解调器设计及应用

为满足国内外对高速数传设备的迫切需求,研究QAM体制在高速数传环境下的解调算法。采用并行滤波器架构及FFT架构对高速数据进行降速,并研究多种鉴相算法,以应对QAM信号在高速环境下的跟踪需求。经过实物设计验证,该解调器最高支持1.5Gb/s码率16QAM信号的解调,高斯白噪声下解调损失可控制在1dB以内。     

SIMD计算机并行程序性能评价模拟环境的研究与实现

航空、航天领域中有许多问题非常适合并且需要使用并行处理，尤其可以利用ＳＩＭＤ计算机，以提高处理速度，如流场计算，ＦＦＴ，矩阵运算等。但并行程序设计与串行程序设计相比较在实现上要更复杂。有许多影响并行程序效率的复杂因素需要通过实验进行研究，以不断优化算法。本文实现了一个在串行机上运行的适用于ＳＩＭＤ并行程序设计及性能评价的模拟环境—ＳＩＭＤＰ２（ＳＩＭＤＰｒｏｇｒａｍｍｉｎｇａｎｄＰｅｒｆｏｒｍａｎｃｅｅｖａｌｕａｔｉｎｇｅｎｖｉｒｏｎｍｅｎｔ）。该系统为研究者提供了一个廉价而灵活的ＳＩＭＤ计算机的并行算法研究及性能评价的实验环境。在该环境下，用户可分析、优化并行算法及评价所定义的ＳＩＭＤ系统结构     

基于UKF的异类传感器集中式融合算法

综合考虑航天器跟踪测量中速度和精度的要求,对异类传感器集中式融合问题进行了研究,提出了基于无迹卡尔曼滤波(UKF,Unscented Kalman Filter)和简化的分类数据压缩技术的非线性系统实时集中式融合算法.仿真表明新的算法融合性能优于基于扩展卡尔曼滤波(EKF,Extended Kalman Filter)和扩维技术的并行集中式融合算法.