共查询到10条相似文献,搜索用时 718 毫秒
1.
SPI(Serial Peripheral Interface,串行外设接口)作为一种全双工的同步通信总线,常用于嵌入式处理器间的通信.提出一种在P2020处理器与基于Xilinx K7 FPGA芯片的软核处理器间的SPI总线通信优化方法.利用SPI总线双向同步传输的特点,提出一种简易且有效的通信协议保证通信质量;根据SPI总线两端处理器的时钟频率,设置SPI总线波特率,提升数据传输速率;同时,考虑SPI总线两端处理器的处理频率的差异,设置合理数据传输延迟,保证数据传输的正确性和稳定性.实验结果表示,该SPI总线通信方法在上述平台中能够达到750KB/S的通信速率,能够满足多种嵌入式平台的数据传输需求. 相似文献
2.
3.
分析了I^2C串行总线的数据传输机制,描述了LBE总线的时序要求,设计了基于CPLD的I^2C总线主模式与LBE总线的接口电路,其中包括LBE总线接口逻辑和I^2C总线接口逻辑两部分。最后,给出了在Lattice4.1+ModelSim6.0软件平台中进行逻辑综合与时序仿真的结果。 相似文献
4.
MPC8245主要集成了PowerPC603e低功耗处理器核与PCI桥接器,以PCI同步总线作为局部总线,适合扩展为系统主控制器(同样也作为系统显示与通信的主控制器)。PCI同步总线最大传输率132 MB,完全满足管理器显示数据传输的基本要求。同时处理器器件集成了PIC控制器DMA控制器DUART存储器控制器I2C总线等,可以降低模块组成开销。通过PCI配置空间的访问简化了硬件逻辑、驱动的设计。PCI局部总线的使用使系统的结构更加明晰,易于扩展为分布式系统,通过对模块的实现可加深对PowerPC体系结构、PCI总线的了解。 相似文献
5.
6.
开放式FADEC系统的数据总线研究 总被引:2,自引:2,他引:0
研究了容错数据总线这个从集中式向开放式架构过渡的关键技术.在深入研究确定性、一致性、开放性、拓扑结构、调度策略、容错机制和传输带宽等开放式FADEC(全权限数字电子控制)数据总线关键特征的基础上,分析了总线数据传输的时间不确定性问题.从性能、可靠性和可用性的角度深入研究了TTP/C(time-triggered protocol/automotive class C),ARINC659,TTCAN(time-triggered controller area network)和FlexRay这4种时间触发架构数据总线的关键特征.研究结果表明:TTP/C总线是开放式FADEC的最佳选择,最后提出了一种基于TTP/C总线的航空发动机模块化DEEC(digital electronic engine controller)硬件架构. 相似文献
7.
本文着重叙述以MIL-STD-1750A为基础的任务处理机系统结构。它最早由得克萨斯仪表公司(TI)于1989年3月生产;采用模块间通信用的双重VHSIC第2阶段TM总线和双重VHSIC第2阶段PI总线。任务处理机包括在空气冷却机箱内的18个表面安装SEM-E模块和带18层G10母板的5个高密度电源。系统级接口包括一个模块间通信用的双重PI总线;一个模块间操作测试和维修用的双重TM总线;一个连接外部软件开发平台的IEEE-488接口;两个差分式小型计算机系统接口(SCSI)总线;三个双余度MIL-STD-1553B串行通信总线,和若干离散的数字与模拟I/O接口。 本文介绍了每个基本PI总线消息的所定义的周期序列与系统中这些消息类型的观测周期结构的对比。考察了链接PI总线消息序列的影响。最后介绍了在各种条件下PI总线数据传输量对模块性能的影响。 相似文献
8.
TMS 320C25开发系统设计 总被引:3,自引:0,他引:3
详细讨论了一种新型嵌入到PC微机中的总线式TMS320C25信号数据处理机开发系统(DevelopmentSystem),分析了DS的硬件和软件设计,以及如何通过DS实现TMS320CIS信号处理机的调试。 相似文献
9.
本文描述了一个双冗余总线接口部件(BIU)的性能。物理和电气要求。该BIU在Motorola 68000 VME总线和MIL-8TD-1553B多路传输总线之间起总线控制器接口部件(RTU)的作用。文中讨论了BIU混合电路装置如何编程。BCIU或RTU-如何操作;还将动态总线控制和其它方式编码能力给以评论。 BIU混合电路装置通过使用可编程I/O转换的YME总线连接到68000微处理机上。这一专用接口将同所使用的内部双口存取存储器(4K×16)一道讨论。双口存取存储器用来支持CPU和BIU混合电路装置之间的数据交换。文中还涉及到混合电路装置的实际尺寸和电源要求。包括目前所提供的双重欧洲型插件板(Eurocard)总线接口单元功能。 相似文献