星载快速跳频系统频率合成方案的设计

通过对直接数字频率合成（ＤＯＳ）和锁相环（ＰＬＬ）相结合实现频率合成的几种方式进行综述，提出一种适合卫星通信的快速跳频频率合成方案。     

直接数字合成技术的应用

介绍直接数字合成（ＤＤＳ）技术的原理和当前发展水平。运用该技术改进设计了某型号作战系统中的多普勒频率     

实时数字信号处理技术实现全数字解调器

描述了适用于卫星数字通信及陆上移动通信的全数字解调器的设计技术以及测试结果。对用ＤＳＰ技术实现全数字解调器所涉及到的关键问题，即时钟同步和载波同步，进行详尽的说明。用该技术设计的解调器，其大部分功能都是由软件来完成，而且，通过修改软件可方便地实现ＢＰＳＫ／ＱＰＳＫ、π／４－ＱＰＳＫ信号的解调。因此，采用该技术设计的解调器，设计灵活，性能好，可靠性高。     

太阳、地球、卫星相关模拟墓准源

本文主要讨论用于自旋静止气象卫星大回路成像试验的太阳、地球、卫星相关模拟基准源。本基准源是用于测量自旋静止气象卫星星上同步控制系统的性能，检查云图传输系统的同步控制精度，并作为地面测试卫星云图传输性能的基准设备。本文论述了其基本原量，介绍了用数字信号处理器（ＤＳＰ）集成电路ＴＭＳ３２０Ｃ２５实现的方法，并分析了成像精度。     

通过时间拉伸预处理克服ADC的输入带宽限制时间拉伸预处理：第一部分

数字信号处理（ＤＳＰ）已经开始在现代通讯和雷达系统设计中起主导作用，不幸的是，商用模拟－数字变换器（ＡＤＣ０的速度尚不能满足通讯和雷达系统的数字化要求（尤其在微波段），可喜的是，我们已经发展了一种新的ＡＤＣ机理－在ＡＤ变换之前放慢模拟信号的速度，通过卫低输入信号（载波及其调制）的带宽的方法，ＡＤＣ的性能得到极大的改进，本文由于几个部分组成，还将研究时间压缩及其在高速数字－模拟变换器（ＤＡＣ）中的应用。     

DDS+PLL可编程全数字锁相环及其应用

提出一种采用 DDS+ PL L可编程全数字锁相环的设计方案 ,并介绍这种全数字锁相环的工作原理和应用。其中 ,锁相环采用数字控制频率综合器芯片 NCO作为环路振荡器 ,锁相环路的相位误差调整期望值存放在 RAM中 ,锁相环的工作状态和参数由计算机处理和控制。硬件电路采用大规模集成电路 EPL D集成。锁相环路具有快捕、量化精度高、抗干扰性强 ,任意可编程的特点。     

高稳定度键控调频信号发生器设计

声纳是对水下目标进行定位、导航和通讯的主要手段。在现代声纳中常要求在一部声纳中同时具有几种信号工作方式的功能，例如单频脉冲信号工作方式、键控式调频信号工作方式等等。这就要求作为声纳发射机的驱动信号源要有相当高的频率稳定度和准确度，特别对于调频信号。介绍一种用单片直接频率合成器（ＤＤＳ）产生上述信号的电路设计，该电路具有转变信号工作方式方便，并具有晶体振荡器的频率准确度和稳定度。     

基于可变带宽数字锁相环的快速载波同步

锁相环的环路带宽和捕获时间是两个相互制约的因素。提出一种基于最小均方误差准则的自适应调整环路带宽的数字锁相环,能将锁相环的入锁时间缩短为常规锁相环需要时间的1/10,同时在稳态下达到很小的环路带宽以抑制相位噪声。     

YH—F2采用的同步和并行处理技术

ＹＨ－Ｆ２是速度快、精度高、仿真能力强的全数字仿真计算机。本文从软件和硬件两方面扼要阐明银河仿真Ⅱ型（ＹＨ－Ｆ２）机采用的同步和并行处理技术，并指出这是ＹＨ－Ｆ２高速、高效的主要原因。     

高速数字波束形成系统的实现

随着阵列信号处理的不断发展，数字波束形成技术显示出无比的优越性及广阔的应用前景。本文讨论了自适应数字波束形成（ＡＤＢＦ）系统的组成、各种参数的选择、及适合于连续波体制雷达的修正的Ｇｒａｍ－Ｓｃｈｍｉｄｔ自适应算法，并结合实例详细讨论了ＡＤＢＦ系统的硬件实现。所得结果说明本系统具有良好的性能。     

锁相环中数字分频器对输出信号相位噪声和杂散的影响

基于对数字分频器混叠效应的分析,解释了锁相环相位噪声线形模型与一些实验 结果误差较大的原因。并通过对数字分频器的建模,得到了数字分频器输出信号相位噪声和 杂散的计算方法。实验证明这种方法的计算结果与实验结果相吻合。再以此修正锁相环相位 噪声线形模型,使锁相环输出信号的相位噪声和杂散的预测能够更加准确。     

星载多波束发射阵列天线多通道数字上变频设计

针对多波束发射阵列天线输入为中频宽带信号的特点,设计了数字波束成形网络方案,提出了一种适合于工程实施的多通道数字上变频并行处理算法,同时设计了一个集混频滤波和预加重处理功能于一体的复合滤波器,并结合反馈式增强锁相环和逻辑锁定技术提高了阵列天线各通道的幅相一致性.通过仿真分析和工程试验表明,提出的算法利用多相滤波器结构、分布式算法和复用式设计既减少了运算量,又有放降低了硬件资源消耗;采用的复合滤波技术及时钟同步技术提高了通道的幅相一致性,确保了相控阵天线波束赋形的效果.该设计的算法和硬件实施技巧对资源有限的大规模阵列信号处理有较好的借鉴价值,对宽带数字收发信机信号流设计也有一定的参考意义.     

基于FPGA的数字锁相环的设计

介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。     

频率源对雷达测速精度影响分析

针对高稳频率源如何影响雷达测速精度问题,构建基于频率源分析雷达测速精度的理论模型,利用同步校频和互备双锁相环(PLL)改进方案实现了高稳高可靠频率源,然后通过静态模拟试验和动目标跟踪试验,分析频率源幅度、准确度、稳定度及同步校频、锁相环等模块对多普勒和测速精度的影响。结果表明,锁相环能够提升频率源短稳,降低雷达测速随机误差,同步校频能够减小本地铷钟与外部基准的频差,减小雷达测速系统误差,通过双源和双锁相环的设计,频率源切换或锁相环路切换时,也能够保证测速雷达系统正常工作。     

MLE辅助PLL的高动态GPS载波跟踪

针对传统锁频环（FLL）鉴别器存在一步延迟效应和近似误差的问题,提出一种基于极大似然估计器（MLE）辅助锁相环（PLL）的高动态载波跟踪环路。该方法从极大似然估计理论入手,构造多普勒频移的非相干极大似然代价函数,采用非迭代估计方法求取各通道多普勒频移偏差的极大似然估计,与PLL进行融合滤波并计算频率修正量,进而控制本地数控振荡器（NCO）完成载波跟踪。仿真结果表明：在同等环路阶数和滤波器带宽条件下,新方法的响应速度、动态忍受力优于基于FLL辅助PLL的方法,可以跟踪加加速度达到100 g/s的超高动态 信号。     

高动态GPS载波跟踪算法和环路控制策略研究

在接收信号有较高的多普勒频率及其一阶、二阶导数存在的情况下仍能正常工作的接收机被称为高动态接收机。设计高动态接收机的关键是设计参数与结构合理的载波跟踪算法。本文针对高动态环境下载波跟踪所遇到的问题,重点研究了频率牵引算法,FLL辅助PLL复合环算法及重要参数的设计,并提出了一种新的分阶段载波跟踪控制策略。本文采用GPS模拟器产生的高动态信号为实验源,基于Matlab平台建立系统模型,仿真结果表明：采用文中提出的载波跟踪算法的GPS接收机能在加速度100g,加速度变化率40g/s的动态指标下正常工作。     

集成锁相频率合成器设计

介绍实际应用中使用集成锁相频率合成芯片MB1504构成频率合成器的设计原理和应用方法,以实现小型化,低成本,低功耗,高品质的频率综合器。     

宽带锁相频率合成器设计

介绍了一种应用于末制导雷达的宽带锁相频率合成器的设计方法。分析了方案的选择以及系统的相位噪声指标,详细介绍了锁相频率合成芯片的特性以及环路滤波器的设计方法,并进行了参数计算和仿真分析。最后给出了电路实物和测试结果,测试结果符合系统指标。该频率合成器具有输出频带宽,相位噪声低,杂散小的特点。     

DDS激励PLL频率合成器的研究

频率合成器是现代通信设备的重要组成部分。首先介绍频率合成技术，然后分析了倍频式ＤＤＳ激励ＰＬＬ频率合成器的噪声性能，最后讨论设计中应注意的问题     

基于DDS的扫频干扰信号产生技术

传统的函数扫频压制干扰为避免温飘采用波形产生器调制锁相源的方法实现,但锁相源的低通滤波电路严重制约慢扫扫频模式下的频谱带宽,锁相源中VCO的非线性还影响带内幅频特性。采用FPGA直接控制DDS产生体现多种函数波形特性的中频扫频信号,克服了函数扫频干扰无法实现慢扫扫频干扰的瓶颈问题。